上电复位电路的制作方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种上电复位电路。
【背景技术】
[0002] 混合信号超大规模集成电路（VLSU的集成电路（IC)芯片中的数字电路 (digital)部分在电源给上电过程中的不定态会导致芯片不能正常工作，因此需要一种在 电源上电后提供复位信号的上电复位电路（Power化Reset，P0R)，而POR电路的翻转电压 (Trip voltage)受工艺PVT影响严重，在半导体集成电路制造领域中，PVT为器件所满足的 工艺、电压和温度的条件综合，工艺、电压和温度都具有一定的误差范围；所W由于电路的 器件受PVT影响，如器件的性能参数不会完全相同，如各电路中的MOS晶体管期间的阔值电 压可能会随PVT而变化，送样最后会使得POR电路的翻转电压的离散性（variation)较大， 如何降低POR电路的variation成为亟待解决的问题。
[000引如图1所示，是现有POR电路的示意图，电阻RlOl和R102对电源电压VDD分压形 成翻转电压Vtrip,翻转电压Vtrip输入到NMOS管MlOl的栅极，NMOS管MlOl的栅极还通 过电容ClOl接地，NMOS管MlOl的漏极通过电阻R103接电源电压VDD，NMOS管MlOl的漏 极还输出上电复位信号POR到反相器（INV)的输入端，反相器的输出端输出反相的复位信 号 RSTB。
[0004] 如图2所示，是现有上电复位电路的上下电时序图，在上电过程中，电源电压VDD 会逐渐上升，翻转电压Vtrip会随电源电压V孤的上升而上升，此时复位信号RSTB为0,当 翻转电压Vtrip的值达到NMOS管MlOl的阔值电压时，NMOS管MlOl开始导通，此时其导通 电阻（Ron)与电阻R103分压，当上电复位信号POR的电压达到反相器的阔值时复位信号 RSTB翻转为1，上电复位过程完成，反之为下电过程。
[000引上电过程中，现有上电复位电路的电源电压V孤和NMOS管MlOl的阔值电压具有 如下关系：
[0010] 上述公式中Vwp表示翻转电压的大小，RiM表示电阻Rioi的值，Rid2表示电阻R102 的值，Riw表示电阻R103的值，Vdd表示电源电压的值，VesiDi表示NMOS管MlOl的栅源电压 的值，L为NMOS管Mioi的沟道长度、W为NMOS管Mioi的沟道宽度，y。为电子迁移率，Cm 为NMOS管MlOl的栅电容，Vthnidi为NMOS管MlOl的阔值电压。
[0011] 公式（1)为翻转电压Vtrip的公式。
[001引公式似为上电复位信号POR到达反相器的阔值时NMOS管MlOl的栅源电压，此 时根号项远小于阔值电压V?胃，于是可此忽略根号项对式似的影响，其中，假设反相器翻 转时的阔值电压为电源电压的一半。
[001引公式（4)为将公式（1)和公式似带入到公式（3)后得到的Vdd与V?胃的关系 式，可W看出现有上电复位电路的的翻转电压Vtrip会受到NMOS管Mioi的阔值电压直接 影响。而在半导体集成电路中NMOS管MlOl的阔值电压不会一成不变的，同一 NMOS管MlOl 会随着电压和温度的变化而变化，形成于同一晶圆片上的不同位置的NMOS管的阔值电压 也会互相之间会有差别，而采用相同工艺形成于不同晶圆上的NMOS管的阔值电压之间也 会有差别，由于上电过程中的Vdd之间和Vthwim的成比例，且比例系数大于1，送会使得Vdd会 受到Vthwm的影响，最终使翻转电压的离散性。
【发明内容】
[0014] 本发明所要解决的技术问题是提供一种上电复位电路，能降低翻转电压的离散 性。
[0015] 为解决上述技术问题，本发明提供的上电复位电路包括：
[0016] 连接在电源电压和地之间的第一分压电路，所述第一分压电路由多个电阻和一个 第一 NMOS管串联形成，所述第一分压电路的输出端输出所述电源电压的分压并作为翻转 电压，所述第一 NMOS管的栅极和漏极短接并串联在所述第一分压电路的输出端和地之间。
[0017] 第二NMOS管的源极接地，栅极连接所述翻转电压，漏极通过第H电阻连接所述电 源电压；所述第二NMOS管的漏极输出上电复位信号，所述上电复位信号通过一反相器反相 后输出复位信号。
[0018] 上电过程中在所述第二NMOS管导通后，所述翻转电压为所述第二NMOS管的栅源 电压，所述翻转电压也为所述第一分压电路的输出端和地之间的串联电阻的电压和所述第 一 NMOS管的栅源电压和，利用所述第一 NMOS管的阔值电压随PVT变化和所述第二NMOS管 的阔值电压的随PVT变化一致的特性实现用所述第一 NMOS管的阔值电压随PVT变化对所 述第二NMOS管的阔值电压随PVT变化的补偿，降低所述翻转电压的离散性。
[0019] 进一步的改进是，所述第一分压电路的电阻串包括第一电阻和第二电阻，所述第 二电阻连接在所述电源电压和所述第一分压电路的输出端之间，所述第一电阻和所述第一 NMOS管串联在所述第一分压电路的输出端和地之间。
[0020] 进一步的改进是，在所述第二NMOS管的栅极和地之间还连接有第一电容。
[0021] 本发明通过在分压电路的翻转电压和地之间串联一个第一 NMOS管，第一 NMOS管 能对翻转电压所控制的第二NMOS管的阔值电压进行一定的补偿，从而能降低第二NMOS管 的阔值电压随PVT变化时对上电过程中的电源电压所造成的影响，从而能降低翻转电压的 离散性，提高电路的性能。
【附图说明】
[0022] 下面结合附图和【具体实施方式】对本发明作进一步详细的说明：
[0023] 图1是现有上电复位电路图；
[0024] 图2是现有上电复位电路的上下电时序图；
[00巧]图3是本发明实施例上电复位电路图；
[0026] 图4是本发明实施例电路的翻转电压和现有电路的翻转电压的仿真比较曲线图。
【具体实施方式】
[0027] 如图3所示，是本发明实施例上电复位电路图；本发明实施例上电复位电路包括： [002引连接在电源电压V孤和地GND之间的第一分压电路，所述第一分压电路由多个电 阻和一个第一 NMOS管Ml串联形成，所述第一分压电路的输出端输出所述电源电压VDD的 分压并作为翻转电压Vtrip，所述第一 NMOS管Ml的栅极和漏极短接并串联在所述第一分压 电路的输出端和地GND之间。
[0029] 较佳为，所述第一分压电路的电阻串包括第一电阻Rl和第二电阻R2,所述第二电 阻R2连接在所述电源电压VDD和所述第一分压电路的输出端之间，所述第一电阻Rl和所 述第一 NMOS管Ml串联在所述第一分压电路的输出端和地GND之间。
[0030] 第二NMOS管M2的源极接地GND，栅极连接所述翻转电压Vtrip,漏极通过第H