电压电平移位器电路的制作方法
【技术领域】
[0001]本发明的实施例总体上涉及电子电路领域，具体而言，涉及电压电平移位器电路。
【背景技术】
[0002]本文提供的背景说明是为了大致呈现本公开内容的环境。就该【背景技术】部分中所描述的内容来说，没有明确地也没有隐含地将当前指定的发明人的工作以及说明中不应当作是提交时的现有技术的方面承认为相对于本公开内容的现有技术。除非在本文中另有指出，该部分中所述的方案不是本公开内容中权利要求的现有技术，不应由于包含在该部分中而被认为是现有技术。
[0003]在集成电路中，电路的不同块可以在不同的电源电压操作。电压电平移位器电路用于在块之间转换数字输入/输出(I/O)信号(例如，将I/O信号从低电源电压域转换到高电源电压域，反之亦然)。
【附图说明】
[0004]结合以下的详细说明并结合附图会更易于理解实施例。为了便于本说明，相似的参考标记标明相似的结构要素。在附图的图中示例性而非限制性地示出了实施例。
[0005]图1示出了根据多个实施例的包括自适应保持器电路的电压电平移位器电路。
[0006]图2示出了根据多个实施例的包括增强可中断供电电路的电压电平移位器电路。
[0007]图3示出了根据多个实施例的包括堆叠式增强可中断供电电路的电压电平移位器电路。
[0008]图4示出了根据多个实施例的包括电容提升电路的电压电平移位器电路。
[0009]图5示出了根据多个实施例的包括自适应保持器电路和增强可中断供电电路的电压电平移位器电路。
[0010]图6示出了根据多个实施例的包括自适应保持器电路和电容提升电路的电压电平移位器电路。
[0011]图7示出了根据多个实施例的包括增强可中断供电电路和电容提升电路的电压电平移位器电路。
[0012]图8示出了根据多个实施例的包括自适应保持器电路、增强可中断供电电路和电容提升电路的电压电平移位器电路。
[0013]图9示出了根据多个实施例的包括自适应保持器电路、选择性启用的增强可中断供电电路和选择性启用的电容提升电路的电压电平移位器电路。
[0014]图10示出了根据多个实施例的包括两个电平移位器级的电压电平移位器电路。
[0015]图11示出了根据多个实施例的被配置为使用本文所述的装置和方法的示例性系统。
【具体实施方式】
[0016]在以下的详细说明中参考了附图，附图构成说明的一部分，其中，相似的参考标记在通篇中标明相似的部分，在附图中示例性地显示了可以实践的实施例。会理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，可以做出结构或逻辑变化。因此，以下的详细说明不应视为限制性意义的，实施例的范围由所附权利要求书及其等效替代来限定。
[0017]以最有助于理解所要求的主题的方式将多个操作说明为依次的多个分离动作或操作。但说明的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作可以不按照所呈现的顺序执行。所述的操作可以以不同于所述实施例的顺序执行。在另外的实施例中可以执行多个额外的操作和/或可以省略所述的操作。
[0018]对于本公开内容，短语“A和/或B”和“A或B”表示㈧、⑶或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或(A、B和C) O
[0019]本说明使用短语“在一个实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，如相对于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
[0020]本文使用的术语“电路”可以指代部分的或包括专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享的、专用的或分组的)、组合逻辑电路、和/或提供所述功能的其他适合的硬件组件。本文使用的术语“计算机实施的方法”可以指代由一个或多个处理器、具有一个或多个处理器的计算机系统、诸如智能电话(其可以包括一个或多个处理器)的移动设备、平板电脑、笔记本电脑、机顶盒、游戏机等等执行的任意方法。
[0021]说明和附图可以将晶体管指代为MPx晶体管，用以表示晶体管是P型晶体管，或MNx晶体管，用以表示晶体管是η型晶体管。示例性地呈现晶体管的类型，其他实施例可以使用其他类型的晶体管来实现类似的功能。
[0022]多个实施例可以包括电压电平移位器电路，用以将数据信号从第一电压域转换到第二电压域。数据信号可以是数字数据信号，其在用以表示第一逻辑值(例如逻辑O)的低电压电平与用以表示第二逻辑值(例如逻辑I)的高电压电平之间转换。在一些实施例中，低电压电平可以是地电压，高电压电平可以是正电压(例如具有基于由电压域使用的电源电压的值)。在数据信号的低电压电平与高电压电平之间的电压差对于第二电压域而言可以大于第一电压域的。另外，第二电压域使用的高电源电压VDD高(VDDH)可以大于第一电压域使用的低电源电压VDD低(VDDL)。
[0023]在多个实施例中，本文所述的电压电平移位器电路可以包括一个或多个组件，用以减小电压电平移位器电路可以工作(例如跨工艺、电压和温度条件)的低电压电压VDDL的最小电压Vmin。例如，电压电平移位器电路可以包括自适应保持器电路、增强可中断供电电路和/或电容提升电路，用以减小低电源电压的Vmin。减小的Vmin可以允许在第一电压域中工作的电路块以较低电源电压工作，从而减小功耗。
[0024]图1示意性地示出了根据多个实施例的包括自适应保持器电路的电压电平移位器电路100 (下文中的“电路100” )。电路100在输入端102处接收输入数据信号DIN，在输出端104处传送输出数据信号D0UT。电路100包括耦合到电压移位器电路108的输入电路106。输入电路106可以包括与输入端102串联耦合的三个反相器110a-c，用以产生如所不的输入信号IN(输入数据信号DIN的反相信号)、取反输入信号INB (输入信号IN的反相信号)和延迟输入信号INd(输入信号IN的延迟信号)。可以将输入信号IN、取反输入信号INB和延迟输入信号INd传送到电平移位器电路108具有如图1所示的相应标记的各自节点。为了易于图示，将输入电路106和电平移位器电路108显示为分离的电路。
[0025]在多个实施例中，输入数据信号DIN可以由低电压域中的输入端102接收。反相器IlOa-C可以耦合到低电源轨112以接收低电源电压VDDL，反相器110a_c可以在低电源电压VDDL工作。
[0026]在多个实施例中，电平移位器电路108可以包括被驱动到输入信号IN的当前值的数据节点(Q) 114和被驱动到输入信号IN的当前值的反相的取反数据节点(QB) 116。取反数据节点(QB) 116经由反相器118耦合到输出端104以提供输出数据信号D0UT。在其他实施例中，输出端104可以耦合到数据节点114以接收输出数据信号DOUT。
[0027]在多个实施例中，电平移位器电路108可以包括接收高电源电压VDDH的高电源电压轨120。上拉晶体管MPl和MP2可以耦合到高电源电压轨120 (例如在其源极端子)。中断晶体管MP3可以耦合在上拉晶体管MPl和数据节点114之间。中断晶体管MP4可以耦合在上拉晶体管MP2和取反数据节点116之间。下拉晶体管丽I可以耦合在数据节点114和地电压122之间，下拉晶体管丽2可以耦合在取反数据节点116和地电压122之间。中断晶体管MP3和下拉晶体管丽I可以在其各自的栅极端子接收输入信号IN。中断晶体管MP4和下拉晶体管MN2可以在其各自的栅极端子处接收取反输入信号INB。
[0028]在多个实施例中，电路100的自适应保持器电路可以包括保持器晶体管丽3和MN4和/或防火墙晶体管MN5和MN6。在实施例中，保持器晶体管MN3的漏极端子可以耦合以接收取反输入信号INB。保持器晶体管MN3的源极端子可以耦合到数据节点114，保持器晶体管MN3的栅极端子可以耦合到取反数据节点116。在实施例中，保持器晶体管MN4的漏极端子可以耦合以接收延迟输入信号INd。保持器晶体管MN4的源极端子可以耦合到取反数据节点116，保持器晶体管MN4的栅极端子可以耦合到数据节点114。
[0029]防火墙晶体管丽5可以耦合在保持器晶体管丽3和地电压122之间，防火墙晶体管MN6可以耦合在保持器晶体管MN4和地电压122之间。防火墙晶体管丽5和MN6的栅极端子可以在防火墙节点124相互耦合。防火墙节点124可以接收防火墙信号，其在低电压域有效时(例如未被功率门控)具有逻辑低的值(例如O伏)，并在低电压域被功率门控时(例如断电)具有逻辑高的值。当低电压域被功率门控时，可以降低和/或关闭低电源电压VDDL(例如使其为O伏)。在多个实施例中，当防火墙信号具有逻辑低的值时防火墙晶体管丽5和MN6可以截止(例如不导通)。
[0030]在多个实施例中，当输入信号IN从逻辑高电平(例如VDDL)转换到逻辑低电平(例如O伏)时，下拉晶体管丽I可以截止，保持器晶体管丽3可以导通，从而对数据节点114充电。此时，数据节点114可以具有高电阻，在保持器晶体管MN3的栅极端子(和取反数据节点116)的电压可以具有VDDH的值。在多个实施例中，高电源电压VDDH可以大于低电源电压VDDL与保持器晶体管丽3的阈值电压VTHmn3的总和。因此，可以通过保持器晶体管丽3将数据节点114充电到VDDL。或者，VDDH可以小于VDDL和VTHmn3的总和，在此情况下，数据节点114可以充电到VDDL-VTHmn3的值。
[0031]相应地，可以减小上拉晶体管MP2的栅源电压，从而减小上拉晶体管MP2的上拉强度(例如由MP2传导的电流量)。因此，在低VDDL减轻了在下拉晶体管MN2与上拉晶体管MP2之间的竞争，允许下拉晶体管丽2将取反数据节点116拉到O伏。当完成取反数据节点116从VDDH转换到O伏时，保持器晶体管丽3可以截止，数据节点114可以通