一种超低功耗振荡器的制造方法

文档序号:9930822阅读:628来源:国知局
一种超低功耗振荡器的制造方法
【技术领域】
[0001]本发明属于微电子电路技术领域,具体涉及一种超低功耗振荡器。
【背景技术】
[0002]随着微电子技术的发展,微电子电路对低功耗、高稳定的需求也越来越强烈。例如,在外科手术的心脏起博器就要求电池能拥有尽可能长久的使用时间,甚至希望在整个产品生命周期内都无需更换电池。延长电池使用时间的手段不外乎两种:一是增大电池容量;二是依赖低功耗技术,减低和控制整体电路的电能消耗;前者的提升空间有限,特别是对于心脏起博器这类细小器件来讲,所以后者将是本技术领域的研究前沿。
[0003]在这类微电子系统中振荡器是产生系统时钟必不可少的部分,因此它的功耗控制尤为关键,能够控制实现振荡器的工作频率越低、功耗越低则为之理想,一般的做法是利用低功耗技术手段以使振荡器的计时周期间歇式工作,但这样的做法存在明显的缺陷:普通基于RC(电阻电容)的振荡器,如果要求振荡频率较低,则需要较大值的电阻和电容,这样不仅会令芯片面积过大,而且成本也大为增加。有许多应用工作频率也不可以降至太低。因此,有必要提出一种新的低功耗振荡器方案来克服上述问题。

【发明内容】

[0004]基于【背景技术】中所提及的问题,本发明提出一种超低功耗振荡器,满足微电子电路对低功耗、高稳定的需求,其具体技术方案如下:
一种超低功耗振荡器,包括
起振电路;用于接收时钟启动信号而发起振荡,该起振电路具有第一端和第二端,其第一端连接直流源VEE,第二端与偏置电路相连;
偏置电路;用于产生对该起振电路的第二端的偏置电压,以降低振荡电路的振荡幅值,该偏置电路具有第一端和第二端,其第一端连接直流源VEE,第二端连接信号地端VSS;
提压电路;用于振荡信号的输出提压,该提压电路具有第一端和第二端,其第一端连接直流源VEE,第二端连接信号地端VSS;以及
输出电路;该输出电路具有第一端、第二端和输出端,其第一端连接直流源VEE,第二端连接信号地端VSS;
该起振电路、偏置电路和提压电路之间具有若干个相互交错连接的节点。
[0005]于本发明的一个或多个实施例当中,所述起振电路包括有以下元件:
第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管串接连接于该第一端与第二端之间,其中,第一PMOS管的栅极与第二匪OS管的栅极连接于点B,第二PMOS管的栅极与第一NMOS管的栅极连接于点C,第二PMOS管与第一NMOS管的串联连接点为点A;
第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管和第^^一NMOS管串接连接于该第一端与第二端之间,其中,第三PMOS管的栅极与第四匪OS管的栅极连接于点C,第四PMOS管的栅极与第三NMOS管的栅极连接于点D,第四PMOS管与第三匪OS管的串联连接点为点B,第十一 NMOS管的栅极连接于点W;
第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管串接连接于该第一端与第二端之间,其中,第五PMOS管的栅极与第六匪OS管的栅极连接于点D,第六PMOS管的栅极与第五NMOS管的栅极连接于点E,第六PMOS管与第五NMOS管的串联连接点为点C;
第十六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管和第八NMOS管串接连接于该第一端与第二端之间,其中,第七PMOS管的栅极与第八匪OS管的栅极连接于点E,第八PMOS管的栅极与第七NMOS管的栅极连接于点A,第八PMOS管与第七匪OS管的串联连接点为点D,第十六NMOS管的栅极连接于点X;
第十七PMOS管、第九PMOS管、第十PMOS管、第九NMOS管和第十NMOS管串接连接于该第一端与第二端之间,其中,第九PMOS管的栅极与第十匪OS管的栅极连接于点A,第十PMOS管的栅极与第九NMOS管的栅极连接于点B,第十PMOS管与第八匪OS管的串联连接点为点E,第十七NMOS管的栅极连接于点X;
第十八PMOS管连接于所述第一端和点B之间,其栅极连接于点W;
第十九PMOS管和第十分NMOS管串联连接于所述第一端和VSS端之间,二者的栅极连接于点W,二者的串联连接点连接于点X ;
第十六NMOS管连接于点E和所述第二端之间,第十七NMOS管连接于点D和所述第二端之间,第十六NMOS管的栅极和第十七NMOS管的栅极连接于点X。
[0006]于本发明的一个或多个实施例当中,所述提压电路包括有以下元件:
第二十六PMOS管、第二十七PMOS管和第二十三匪OS管连接于第一端和第二端之间,第二十六PMOS管的栅极连接于点B,第二十七PMOS管的栅极连接于点C,第二十七PMOS管与第二十三NMOS管的串联连接点连接于点M;
第二十四PMOS管、第二十五PMOS管和第二十二匪OS管连接于第一端和第二端之间,第二十四PMOS管的栅极连接于点E,第二十五PMOS管的栅极连接于点A;
第二十二PMOS管、第二十三PMOS管和第二^^一匪OS管连接于第一端和第二端之间,第二十二 PMOS管的栅极连接于点C,第二十三PMOS管的栅极连接于点E;
第二十PMOS管、第二^^一PMOS管和第二十匪OS管连接于第一端和第二端之间,第二十PMOS管的栅极连接于点C,第二 ^^一PMOS管的栅极连接于点D,第二 ^^一PMOS管与第二十NMOS管的串联连接点连接于点N;
第二十二匪OS管的栅极连接于点M,第二十WOS管的栅极和第二 ^^一NMOS管的栅极共同连接于第二十五PMOS管与第二十二NMOS管的串联连接点;
于本发明的一个或多个实施例当中,所述偏置电路包括有以下元件:
第三^^一PMOS管、第三十NMOS管、第三十二匪OS管和第二十七匪OS管串联连接于第一端和第二端之间,其中,第三i^一PMOS管的栅极与第三十NMOS管的栅极连接于点F,第三十一 PMOS管和第三十匪OS管的串联连接点连接至点F,第三十二 PMOS管的栅极连接至第三十NMOS管和第三十二NMOS管的串联连接点,第二十七NMOS管的栅极连接于点I;
第三十五NMOS管连接于起振电路的第二端和提压电路的第二端之间,其栅极连接于点
I;
第二十九NMOS管连接于起振电路的第二端和提压电路的第二端之间,其栅极与第十八NMOS管的栅极共同连接于点X,第十八NMOS管与第二十三NMOS管并联连接; 第二十八PMOS管、第二十九PMOS管和第二十六匪OS管串联连接于第一端和第二端之间,其中,第二十八PMOS管的栅极连接于点F,第二十九PMOS管的栅极连接至第二十七匪OS管和第三十二NMOS管的串联连接点;
第三十PMOS管和第二十五WOS管串联连接于第二十八PMOS管和第二端之间,其中,第三十PMOS管的栅极连接至第二十九匪OS管,第三十PMOS管的栅极与第二端之间连接有第二十四匪OS管,第二十四匪OS管的栅极与第三十PMOS管的栅极之间接有电容Cl,第二十四NMOS管的栅极连接至第二十九PMOS管和第二十六NMOS管的串联连接点。
[0007]于本发明的一个或多个实施例当中,所述输出电路包括有以下元件:
第十二 PMOS管、第十三PMOS管、第十四PMOS管、第十二 NMOS管和第十三NMOS管串联连接于第一端和第二端之间,其中,第十二PMOS管的栅极与第十三匪OS管的栅极连接于点M,第十三PMOS管的栅极、第十四PMOS管的栅极与第十二匪OS管的栅极连接于点N,第十三PMOS管与第十四PMOS管的串联连接点为点I,第十四PMOS管与第十二匪OS管的串联连接点为点J,点I和点J之间连接有第十四NMOS管,第十四NMOS管的栅极连接第十四PMOS管的栅极;
第十五PMOS管和第十五NMOS管串联连接于第一端和第二端之间,第三十六PMOS管和第三十六匪OS管串联连接于第一端和第二端之间,第十五PMOS管的栅极连接于点I,第十五WOS管的栅极连接于点J,
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1