占空比检测电路和方法
【专利说明】占空比检测电路和方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年12月22日提交给韩国知识产权局的申请号为10-2014-0186093的韩国专利申请的优先权，其全部内容通过弓I用合并于此。
技术领域
[0003]各种实施例涉及一种半导体电路，具体而言涉及一种占空比检测电路和方法。
【背景技术】
[0004]随着半导体装置的操作速度的增大，S卩，从半导体装置外部提供的时钟信号频率的增大，半导体装置的时序裕量(timing margin)已减小。
[0005]因此，在半导体装置内部可以使用通过划分从外部提供的时钟信号获取的相位时钟信号。
[0006]多相时钟信号的相位关系可以确定选通信号的占空，多相时钟信号的相位可以根据通过检测占空比获取的信息来调节。
【发明内容】
[0007]在本发明的实施例中，一种占空比检测电路可以包括:时序信号发生单元，其通过根据使能信号而选择性地组合多相时钟信号来产生多个时序信号组。占空比检测电路还可以包括检测单元，其通过根据使能信号而选择性地组合所述多个时序信号组的信号来产生占空检测信号。
[0008]在本发明实施例中，提供一种占空比检测方法，用于通过多个检测步骤来检测多相时钟信号的占空比。所述多个检测步骤可以包括:第一检测步骤:检测多相时钟信号的一些相位时钟信号之间的占空比之差。所述多个检测步骤还可以包括第二检测步骤:检测多相时钟信号的其他相位时钟信号之间的占空比之差。进一步，所述多个检测步骤可以包括第三检测步骤:检测多相时钟信号之间的占空比之差。
[0009]在实施例中，一种占空比检测电路，包括:时序信号发生单元，通过根据顺序的第一脉冲至第三脉冲而选择性地组合第一相位时钟信号至第四相位时钟信号来产生多个时序信号组。所述多个时序信号组包括第一时序信号组至第三时序信号组。占空比检测电路还可以包括检测单元，通过根据第一脉冲至第三脉冲而选择性地组合第一时序信号组的信号、第二时序信号组的信号和第三时序信号组的信号来产生占空检测信号。
【附图说明】
[0010]图1是根据本发明实施例的占空比检测电路100的电路图；
[0011]图2A至2C是用于描述根据本发明实施例的占空比检测方法的时序图；
[0012]图3示出采用根据本发明实施例的存储控制器电路的系统的框图。
【具体实施方式】
[0013]在下文中，以下将参照附图通过各种实施例描述根据本发明的占空比检测电路和方法。各种实施例是针对能够准确地检测占空比的占空比检测电路和方法。
[0014]能够应用根据本发明实施例的占空比检测电路100的半导体装置可以使用通过划分外部时钟而获取的分频时钟，即多相时钟信号。
[0015]多相时钟信号的相位关系可以确定用于数据输出的选通信号的占空。进一步，多相时钟信号的相位可以根据通过检测占空比获取的信息来调节。
[0016]参照图1，根据本发明实施例的占空比检测电路100可以包括时序信号发生单元200和检测单元400。
[0017]时序信号发生单元200可以根据使能信号EN的顺序脉冲(即，第一脉冲lst_EN至第三脉冲3rd_EN)、通过选择性地组合多相时钟信号(即，第一相位时钟信号至第四相位时钟信号ICLK、ICLKB, QCLK, QCLKB)来产生多个时序信号组。
[0018]多个时序信号组可以包括第一时序信号组ICLKD_H、ICLKBDB_H、ICLKBD_H、ICKLDB_H、第二时序信号组 QCLKD_H、QCLKBDB_H、QCLKBD_H、QCKLDB_H 和第三时序信号组ICLKD、QCLKDB、QCLKD、ICLKBDB、ICLKBD、QCKLBDB、QCLKBD、ICLKDB0 时序信号发生单元 200通过根据使能信号EN或使能信号EN的顺序脉冲的第一脉冲lst_EN而组合第一相位时钟信号和第二相位时钟信号来产生第一时序信号组ICLKD_H、ICLKBDB_H、ICLKBD_H、ICKLDB_Ho时序信号发生单元200还通过根据使能信号EN或使能信号EN的顺序脉冲的第二脉冲2nd_EN而组合第三相位时钟信号和第四相位时钟信号来产生第二时序信号组QCLKD_H、QCLKBDB_H、QCLKBD_H、QCKLDB_H。时序信号发生单元200还通过根据使能信号EN或使能信号EN的第三脉冲3rd_EN，而组合第一相位时钟信号至第四相位时钟信号来产生第三时序信号组 ICLKD、QCLKDB、QCLKD、ICLKBDB、ICLKBD、QCKLBDB、QCLKBD、ICLKDB。
[0019]时序信号发生单元200可以包括第一逻辑门201至第16逻辑门272。
[0020]第一逻辑门201可以通过对使能信号EN的第一脉冲lst_EN和第一相位时钟信号ICLK执行NAND操作来产生时序信号ICLKDBJL
[0021]第二逻辑门202可以通过反相时序信号ICLKDB_H来产生时序信号ICLKDJL
[0022]第三逻辑门211可以通过对使能信号EN的第一脉冲lst_EN和第二相位时钟信号ICLKB执行NAND操作来产生时序信号ICLKBDBJL
[0023]第四逻辑门212可以通过反相时序信号ICLKBDB_H来产生时序信号ICLKBDJL
[0024]第五逻辑门221可以通过对使能信号EN的第二脉冲2nd_EN和第三相位时钟信号QCLK执行NAND操作来产生时序信号QCLKDBJL
[0025]第六逻辑门222可以通过反相时序信号QCLKDB_H来产生时序信号QCLKDJL
[0026]第七逻辑门231可以通过对使能信号EN的第二脉冲2nd_EN和第四相位时钟信号QCLKB执行NAND操作来产生时序信号QCLKBDBJL
[0027]第八逻辑门232可以通过反相时序信号QCLKBDB_H来产生时序信号QCLKBDJL
[0028]第九逻辑门241可以通过对使能信号EN的第三脉冲3rd_EN和第一相位时钟信号ICLK执行NAND操作来产生时序信号ICLKDB。
[0029]第十逻辑门242可以通过反相时序信号ICLKDB来产生时序信号ICLKD。
[0030]第11逻辑门251可以通过对使能信号EN的第三脉冲3rd_EN和第二相位时钟信号ICLKB执行NAND操作来产生时序信号ICLKBDB。
[0031]第12逻辑门252可以通过反相时序信号ICLKBDB来产生时序信号ICLKBD。
[0032]第13逻辑门261可以通过对使能信号EN的第三脉冲3rd_EN和第三相位时钟信号QCLK执行NAND操作来产生时序信号QCLKDB。
[0033]第14逻辑门262可以通过反相时序信号QCLKDB来产生时序信号QCLKD。
[0034]第15逻辑门271可以通过对使能信号EN的第三脉冲3rd_EN和第四相位时钟信号QCLKB执行NAND操作来产生时序信号QCLKBDB。
[0035]第16逻辑门272可以通过反相时序信号QCLKBDB来产生时序信号QCLKBD。
[0036]检测单元400可以通过根据使能信号EN的第一脉冲lst_EN至第三脉冲3rd_EN而选择性组合第一时序信号组的信号ICLKD_H、ICLKBDB_H、ICLKBD_H、ICKLDB_H、第二时序信号组的信号QCLKD_H、QCLKBDB_H、QCLKBD_H、QCKLDB_H以及第三时序信号组的信号ICLKD、QCLKDB、QCLKD、ICLKBDB、ICLKBD、QCKLBDB、QCLKBD、ICLKDB 来产生占空检测信号 DCD_0UT。
[0037]检测单元400可以通过根据使能信号EN的第一脉冲lst_EN至第三脉冲3rd_EN而将第一时序信号组的信号ICLKD_H、ICLKBDB_H、ICLKBD_H、ICKLDB_H、第二时序信号组的信号 QCLKD_H、QCLKBDB_H、QCLKBD_H、QCKLDB_H 以及第三时序信号组的信号 ICLKD、QCLKDB、QCLKD, ICLKBDB、ICLKBD、QCKLBDB、QCLKBD、ICLKDB之中的被激活信号的电压转换为电流来产生占空检测信号DCD_0UT。
[0038]检测单元400可以根据以下时段中的电流来产生占空检测信号DCD_0UT，即在所述时段中，第一时序信号组的信号ICLKD_H、I