电压控制型器件的驱动电路的制作方法
【专利摘要】本发明提供一种能够根据电压控制型器件和驱动电路的至少一者的规格等来调整驱动电路的导通能力的电压控制型器件的驱动电路。该电压控制型器件包括：向电压控制型器件(10)的栅极供给恒定电流，使该电压控制型器件导通操作的恒流电路(30)；在电压控制型器件的栅极与发射极之间流出放电电流，使该电压控制型器件关断操作的放电电路(40)；根据驱动信号使所述恒流电路和所述放电电路的一者工作，使所述电压控制型器件导通或者关断的切换电路(50)；至少生成并输出设定所述恒流电路的输出电流的电流指令值的电流指令值生成电路(60)；和根据由该电流指令值电路所生成的电流指令值，控制所述恒流电路的输出电流的电流控制电路(70)。
【专利说明】
电压控制型器件的驱动电路
技术领域
[0001] 本发明设及一种电压控制型器件的驱动电路，设及能够降低驱动电路的相似型式 增加的电压控制型器件的驱动电路。
【背景技术】
[0002] 在半导体电力转换器中，使用IGBT(绝缘栅双极型晶体管= Insulated Gate Bipolar Transistor)和功率MOSFET等电压控制型功率器件，有使用用于驱动运些功率器 件的驱动电路构成逆变器的方法。在驱动功率器件时，存在的问题是通电时的损失、噪音及 其溫度特性。
[0003] 为了降低通电时的损失、噪音W及溫度依赖性，例如，提案有专利文献1中所记载 的绝缘栅极型器件的驱动电路和专利文献2中所记载的功率晶体管的驱动电路。
[0004] 在该专利文献1中所记载的现有例中，在切换电路中，在电压控制型器件通电时， 通过恒流源将绝缘栅极型器件的栅极与电源电位侧连接，并且在断电时将绝缘栅极型器件 的栅极与发射极侧连接。
[0005] 另外，在专利文献2所记载的现有例中，除了上述专利文献1所记载的结构外，还设 置检测从恒流源被供给了恒流的功率晶体管的溫度的溫度检测用齐纳二极管，将从该溫度 检测用齐纳二极管的阳极输出的与功率晶体管的溫度对应的电压输出反馈给控制恒流源 的恒流的电流控制部。
[0006] 现有技术文献
[0007] 专利文献
[000引专利文献1:日本特开2008-103895号公报
[0009] 专利文献2:日本特开2013-219633号公报
【发明内容】
[0010] 发明所要解决的课题
[0011] 通常，在IPMQntelligent Power Module,智能功率模块）中，将IGBT等电压控制 型半导体功率器件及其驱动电路搭载在同一模块中，但是随着近年的系统使用的多样化， 电压控制型半导体器件与驱动电路的组合也增加，结果就出现了一种模块型式数量增加的 少量多品种的生产方法成为主流的倾向。
[0012] 但是，电压控制型功率器件及其驱动电路由半导体元件构成，在其制造工艺中所 使用的光掩模等根据型式数量的增加而增加。另一方面，在少量多品种生产中，光掩模等的 增加速度比通常的量产方式快，因此，存在量产部件的保管和管理繁琐运样的缺点。
[0013] 因此，本发明着眼于上述的问题，其目的在于，提供一种能够使驱动电路与电压控 制型器件和驱动电路的至少一者的规格等相匹配地调整导通能力的电压控制型器件的驱 动电路。
[0014] 用于解决课题的方法
[0015] 本发明的电压控制型器件的驱动电路的一个方式在于，其为驱动电压控制型器件 的电压控制型器件的驱动电路，包括：向电压控制型器件的栅极供给恒定电流，使该电压控 制型器件进行导通操作的恒流电路;在电压控制型器件的栅极与发射极之间流出放电电 流，对电压控制型器件进行关断操作的放电电路;根据驱动信号使恒流电路和放电电路中 的一者工作，使电压控制型器件导通或者关断的切换电路;至少生成并输出设定恒流电路 的输出电流的电流指令值的电流指令值生成电路;和根据由该电流指令值生成电路所生成 的电流指令值，控制恒流电路的输出电流的电流控制电路。
[0016] 发明效果
[0017] 根据本发明的一个方式，将从电流指令值生成电路输出的电流指令电压供给到控 制恒流电路的输出电流的电流控制电路，从而控制对电压控制型器件的栅极充电的恒流电 路的输出电流，所W，通过生成电流指令值生成电路的电流指令值，能够改变与电压控制型 器件W及驱动电路的至少一者的规格等对应的导通能力。
[0018] 因此，能够减少电压控制型器件的驱动电路的相似型式增加。
【附图说明】
[0019] 图1是表示本发明的第1实施方式的电压控制型器件的驱动电路的电路图。
[0020] 图2是表示本发明W及现有例的电压控制型器件的型式数量与驱动电路型式数量 的关系的图表。
[0021] 图3是表示电流指令值生成电路W及电流控制电路的一部分的电路图。
[0022] 图4是表示本发明的第2实施方式的电压控制型器件的驱动电路的电路图。
[0023] 图5是表示本发明的第3实施方式的电压控制型器件的驱动电路的电路图。
【具体实施方式】
[0024] 下面，参照附图，说明本发明的一个实施方式。在W下的附图中，对相同或者相似 的部分标注相同或者相似的符号。
[0025] 另外，W下所示的实施方式是具体表现本发明的技术思想的装置的例子，本发明 的技术思想并非将构成部件的材质、形状、构造、配置等限定于W下所述的内容。对于本发 明的技术思想，在专利申请请求保护的范围所记载的请求项所规定的技术范畴内，能够进 行各种变更。
[0026] 下面，参照附图对本发明的实施方式进行说明。
[0027] (第一实施方式）
[002引由IGBT和功率MOS-FET构成的电压控制型器件10如图1所示，接触器与图中未示 的例如串联连接的其他电压控制型器件的发射极连接，发射极被接地，栅极与驱动电路20 连接。
[0029] 驱动电路20包括:使电压控制型器件10导通操作的恒流电路30;使电压控制型器 件10关断操作的放电电路40;切换导通操作和关断操作的切换电路50;电流指令值生成电 路60;控制恒流电路30的输出电流的电流控制电路70。
[0030] 恒流电路30由连接在供给电源电压Vcc的电源线Lp和电压控制型器件10的栅极之 间的电流镜电路构成。该恒流电路30具有：由源极分别与电源线Lp连接的P沟道场效应晶体 管构成的第I晶体管31和第2晶体管32。
[0031] 第1晶体管31的漏极与电压控制型器件10的栅极连接，其栅极与第2晶体管32的栅 极和漏极连接。
[0032] 第2晶体管32的漏极和栅极与电流控制电路70连接。
[0033] 放电电路40包括:输入从外部的控制电路供给的驱动信号的信号反相电路(逻辑 倒相电路)41;和被输入该信号反相电路41的输出的放电电流调整电路42。此处，第2晶体管 32构成电流镜电路的输入部，第1晶体管31构成电流镜电路的输出部，从第1晶体管31供给 与从第2晶体管32引出的电流I。成比例的电流louT。
[0034] 放电电流调整电路42具有多组例如S组的电流调整单元43A、43B和43C。电流调整 单元43A包括:一个输入端子被输入信号反相电路41的输出信号的与口 45a;与该与口 45a的 另一个输入端子连接的比较器44a; W及和与口45a的输出端子连接的n沟道场效应晶体管 46曰。
[0035] 电流调整单元43B和43C也具有与电流调整单元43A同样的结构，包括:与口45b和 45c、比较器44b和44c、n沟道场效应晶体管46b和46c。
[0036] 此处，向电流调整单元43A~43C的比较器44a~44c的非反相输入端子输入基准电 压化efa~化efc，向反相输入端子输入从后述的电流指令值生成电路60输出的电流指令电 压VT。在电流指令电压VT变成基准电压化efa~化efc W下时，比较器44a~44c输出高电平 的比较信号。
[0037] 然后，将基准电压化efa、化efb和化efc的大小关系设定为化efa>^efb>^efc。 [00 3引因此，在电流调整单元43A~43C中，当电流指令电压VT变为基准电压化efaW下 时，则电流调整单元43A的n沟道场效应晶体管46a变成导通状态。另外，当电流指令电压VT 变为基准电压化e扎W下时，则除了电流调整单元43A，还有电流调整单元43B的n沟道场效 应晶体管43b变成导通状态。另外，当电流指令电压VT变为基准电压化efcW下时，则除了电 流调整单元43A和43B，还有电流调整单元43C的n沟道场效应晶体管46c变成导通状态。因 此，随着电流指令电压VT的值变小，能够阶段地(逐渐地)增加放电电流量。
[0039] 切换电路50由：源极与电源线Lp连接，漏极与恒流电路30的电流镜电路的第1晶体 管31的栅极和第2晶体管32的漏极连接的P沟道场效应晶体管51; W及与该P沟道场效应晶 体管51的栅极连接的电平转换电路52构成。电平转换电路52被输入从外部的控制装置输入 的驱动信号。在驱动信号为高电平时，电平转换电路52将高电平信号输入P沟道场效应晶体 管51的栅极，并将P沟道场效应晶体管51控制在关断状态，将电流镜电路的第1晶体管31和 第2晶体管32的栅极与源极隔离(绝缘），由此，使恒流电路30导通操作。另外，在驱动信号为 低电平时，电平转换电路52将低电平信号输入P沟道场效应晶体管51的栅极，并将P沟道场 效应晶体管51控制在导通状态，使电流镜电路的第1晶体管31和第2晶体管32的栅极与源极 短路，由此，停止恒流电路30的操作。
[0040] 电流指令值生成电路60包括:与和电源线Lp连接的恒流电路30另行设置的恒流源 61;具有有选择地被供给来自该恒流源61的恒定电流的多个例如=个电阻元件63~65,并 根据上述有选择地被供给恒定电流的电阻的电压下降形成作为电流指令值的电流指令电 压的电阻选择部62。再者，也可W取代具有多个电阻元件的电阻选择部62,而使用一个电阻 元件（W下同）。在此情况下，根据电压控制型器件10的特性来决定该一个电阻元件的电阻 值。
[0041 ] 电阻选择部62形成于形成电压控制型器件10的忍片内，多个电阻元件63、64和65 具有不同的电阻值。运些电阻元件63~65的一端和与恒流源61连接的电流供给线66并联连 接，另一端与接地线Lg连接。此处，将电阻元件63、64和65的电阻值R11、R12及R13例如设定 为 R11<R12<R13。
[0042] 对于多个电阻元件63~65,根据电压控制型器件10的电流特性、电阻选择部62W 外的驱动电路20的特性、应用电压控制型器件10的装置的要求等，切断要选择的电阻元件 W外的电阻元件与电流供给线66的连接。并且，从所剩余的电阻元件与恒流源61之间的连 接点输出电流指令电压VT。
[0043] 此处，仅选择电阻元件63时的电流指令电压VT W成为放电电路40的基准电压 化efcW上且比基准电压化e扎低的方式来设定。仅选择电阻元件64时的电流指令电压VTW 成为放电电路40的基准电压化e扎W上且比基准电压化ef C低的方式来设定。仅选择电阻元 件65时的电流指令电压VTW成为放电电路40的基准电压VrefaW上的方式来设定。另外，当 保留电阻元件63~65中的多个电阻元件时，能够进一步生成不同的电流指令电压VT，例如 也能与特性不同的其他驱动电路组合。另外，W下对仅选择电阻元件63~65中的一个的情 况进行说明。
[0044] 电流控制电路70具有在恒流电路30的第2晶体管32的漏极和接地线Lg之间串联连 接的由n沟道场效应晶体管构成的电流控制用晶体管71和电阻72。在电流控制用晶体管71 的栅极连接有第1运算放大器73。第1运算放大器73的反相输入端子连接在电流控制用晶体 管71的源极和电阻72之间，非反相输入端子被输入基准电压Vo。
[0045] 另外，电流控制电路70具有向第1运算放大器73供给基准电压Vo的第2运算放大器 74。该第2运算放大器74的反相输入端子通过电阻75与输出端子连接，非反相输入端子通过 电阻76与接地线Lg连接。此处，将电阻75和76设定成相互相等的电阻值R2。
[0046] 另外，经由电阻77向第2运算放大器74的非反相输入端子供给从电流指令值生成 电路60的恒流源61和电阻选择部62之间的连接点输出的电流指令电压VT，经由电阻78向反 相输入端子供给基准电压VREF。此处，将电阻77和78设定成相互相等的电阻值Rl。
[0047] 设由电阻选择部62选择的电阻元件的电阻值为R10,使该电阻值RlO是比电阻77和 78的电阻值Rl小至可W忽略不计的值，则第2运算放大器74的输出电压Vo可W用下式表示， [004引 Vo=(R2/R1)(VREF-VT)(I)
[0049]另外，因为第2运算放大器74的输出电压Vo供给到第梅算放大器73的非反相输入 端子，所W，由于第1运算放大器73的两个输入端子被设想短路，通过第1运算放大器73被控 制的恒流电路30的基准电流1〇、即流经电阻72的电流参照上述公式（1)用下述公式（2)表 /J、- O
[0化0] Io = Vo/化ef={R2/(Rl X化ef M(VREF-VT) (2)
[0化1] 此处，Rref是电阻72的电阻值，电阻值Rl、R2、化ef W及基准电压VREF是常数，因 此，认为在上述公式(2)中，仅电流指令电压VT为变数。即，关于驱动电压控制型器件10的恒 定电流能力，如果在上述公式(2)中调整电流指令电压VTW外的精度，则能够精确地控制驱 动电压控制型器件10的恒定电流能力。此外，由公式(2)可知，电流指令电压VT越小，基准电 流Io变得越大。
[0052] 根据该第I实施方式，对由驱动电路20控制栅极的电压控制型器件10的导通操作 和关断操作进行控制，根据W电流指令值生成电路60的电阻选择部62的电阻元件63~65作 为控制对象的电压控制型器件10的规格等，选择最适当的成为导通操作和关断操作的电阻 元件，对于所选择的电阻元件W外的电阻元件，切除与电流供给线66的连接部，将其与电流 供给线66隔离(绝缘）。
[0053] 因此，根据电压控制型器件10的规格等，从电流指令值生成电路60输出电流指令 电压VT。将该电流指令电压VT供给到放电电路40和电流控制电路70。
[0054] 因此，在放电电路40中，根据电流指令电压VT改变成为导通状态的电流调整单元 43A~43C的数量，调整为对应于电压控制型器件10的规格的放电电流。即，在选择电阻元件 65时，仅电流调整单元43A的n沟道场效应晶体管46a变成导通状态，电压控制型器件10的放 电电流变成最小。当选择电阻元件64时，电流调整单元43A的n沟道场效应晶体管46a和电流 调整单元43B的n沟道场效应晶体管46b变成导通状态，电压控制型器件10的放电电流变为 中等程度。当选择电阻元件63时，全部的电流调整单元43A~43C的n沟道场效应晶体管46a ~46c变成导通状态，电压控制型器件10的放电电流变成最大。
[0055] 另外，向电流控制电路70供给电流指令电压VT，通过该电流控制电路70根据电流 指令电压VT并依照上述公式(2)控制恒流电路30的基准电流1〇。因此，根据电压控制型器件 10的规格等控制从恒流电路30输出的输出电流louT。
[0056] 目P，当选择电阻元件63时，电流指令电压VT变得最小，所W，基准电流Io变成最大 值。另外，当选择电阻元件64时，电流指令电压VT变为中等程度，所W，基准电流Io也变成中 等程度的值。另外，当选择电阻元件65时，电流指令电压VT变成最大值，所W，基准电流Io变 成最小值。
[0057] 在此状态下，当向驱动电路20供给高电平的驱动信号时，则从切换电路50的电平 转换电路52向P沟道场效应晶体管51的栅极供给高电平的栅极电压，将该P沟道场效应晶体 管51控制为关断状态。因此，构成电流镜电路的输出部的第1晶体管31变为导通状态，从恒 流电路30向电压控制型器件10的栅极供给与基准电流Io对应的输出电流Iout,从而电压控 制型器件10导通操作，而成为导通状态。此时，在放电电路40中，信号反相电路41的输出变 为低电平，所W，各电流调整单元43A~43C的与口45a~45c的输出变为低电平，n沟道场效 应晶体管46a~46c变为关断状态。因此，基于放电电路40的关断操作停止。
[0058] 与此相反，当向驱动电路20输入低电平的驱动信号时，则从切换电路50的电平转 换电路52向P沟道场效应晶体管51供给低电平的栅极信号。因此，将P沟道场效应晶体管51 控制为导通状态，P沟道场效应晶体管31的栅极与源极变为短路状态。由此，P沟道场效应晶 体管31变为关断状态，恒流电路30的工作停止。
[0059] 另一方面，在放电电路40中，信号反相电路41的输出变为高电平，由此，各电流调 整单元43A~43C的与口 45a~45c变为能够输出的状态。因此，通过与由电流指令值生成电 路60所选择的电阻元件对应的电流指令电压VT，与口45a、45a和45b、45a~45c中的任一者 的输出变为高电平。因此，n沟道场效应晶体管46曰、此a和46b、此a~46c变为导通状态，将放 电电流控制为最小值、中间值和最大值中的任一者，从而能够调整与电压控制型器件10的 规格相应的放电电流。
[0060] 此外，电压控制型器件10的栅极的充放电电流过大和过小都是问题。如果充放电 电流过大，则电压控制型器件的开关速度过快，开关噪音成为问题。如果充放电电流过小， 则电压控制型器件10的开关速度过慢，影响产品的操作。
[0061] 因此，必须根据排除电压控制型器件10和电阻选择部62的至少一者的驱动电路的 规格等，将电压控制型器件的充放电电流调整为最佳。根据本实施方式，根据排除电压控制 型器件10和电阻选择部62的至少一者的驱动电路的规格等，由电阻选择部62选择电阻元件 63~65中的任意者，由此，能够由一个驱动电路20 W最佳的充放电电流来驱动=种规格的 电压控制型器件10。
[0062] 因此，将相对电压控制型器件型式(类型)数量的驱动电路型式数量形成为如在图 2中用实线图示的特性线Ll所示那样，相对于电压控制型器件型式数量的增加使驱动电路 型式数量的增加平缓。因此，能够抑制在驱动电路20的制造工艺中所使用的光掩模等的增 加，使光掩模等的量产部件的保管和管理变得容易。
[0063] 与此不同，在未设置电流指令值生成电路60的现有例中，如图2的虚线图示的特性 线L2所示，相对于电压控制型器件型式数量的增加，驱动电路型式数量也大幅增加，驱动电 路数量增加，在制造工艺中所使用的光掩模等增加，量产部件的保管和管理变得繁琐。
[0064] 另外，如第1实施方式所述，将电阻选择部62形成于形成电压控制型器件10的忍片 内，由此，在制作电压控制型器件10时，能够根据其规格选择电阻元件。如果取代电阻选择 部62设置一个电阻元件，则在驱动电路20侧不需要与电压控制型器件10的规格相匹配的电 阻元件的选择。另外，通过在形成电压控制型器件10的忍片内配置电阻元件，根据电压控制 型器件的溫度依赖性电阻值发生变化，能够补偿电压控制型器件的溫度依赖性。
[0065] 再者，在上述第1实施方式中说明了将电流指令值生成电路60的电阻选择部62的 电阻值RlO设定成与电流控制电路70的第2运算放大器74的输入侧电阻77和78的电阻值Rl 相比为可W忽略不计的程度的小数值的情况。但是，本发明并不限于上述结构，即使将电阻 选择部62的电阻元件63~65的电阻值设定成某程度的较大数值，也能控制第2运算放大器 74的输出电压Vo。
[0066] 目P，电流指令值生成电路60与电流控制电路70的第2运算放大器74的关系可W用 图3表示。
[0067] 在该图3中，设从恒流源61输出的恒定电流值为Iref,则第2运算放大器74的非反 相输入端子的电压如下式所示：
[0068] {R2/(R1+R2))VREF(3)
[0069] 接着，设由电阻选择部62所选择的电阻值为RlO，从恒流源61流经电流控制电路70 的电阻77的电流为ii，则流经所选择的电阻元件的电流为Iref-ii。
[0070] 因此，第2运算放大器74的输入侧电压，因运算放大器74的假想短路操作，反相输 入端子的由用与非巧巧输入端子的由用巧成巧尊，所Pi，化下式所示：
[0071]
[0072]
[0073]
[0074]
[0075]
[0076] 因此，流经第2运算放大器74的输入侧的电阻77的电流ii成为，
[0077]【式1】
[007引
[0079]
[0080]
[0081]
[0082]
[0083]
[0084]
[0085]
[0086]
[0087]
[0088] 根据该公式(10)，能够算出第2运算放大器74的输出电压Vo。
[0089] 另外，公式(10)右边第2项的VREF的系数部分可W用下式表示，
[0090] 【式5】
[0091]
[0092] 所W，如上述第1实施方式那样设定成Rl ^ RlO，由此，该右边第2项变为0，能够得 到上述公式（1)。
[0093] (第2实施方式）
[0094] 下面，参照附图4,对本发明的第2实施方式进行说明。
[00%]在该第2实施方式中，改变了第1实施方式中的电流控制电路70的结构。
[0096] 目P，在第2实施方式中，改变了在第1实施方式中的图1的结构中的电流控制电路70 的结构，除此W外的结构是与图1同样的结构，对于与图1的对应部分标注相同的符号，并省 略其详细的说明。
[0097] 电流控制电路70,省略了上述第1实施方式的结构中的第2运算放大器74、电阻75、 76、77和78,并且将电阻72分割成S个电阻81~83。
[0098] 并且与电阻81并列地连接旁通用的n沟道场效应晶体管84,与电阻82并列地连接 旁通用的n沟道场效应晶体管85。
[0099] 在n沟道场效应晶体管84和85的栅极分别连接有第1比较器86和第2比较器87的输 出端子。
[0100] 在第1比较器86的输入侧，向非反相输入端子输入基准电压VRE化，向反相输入端 子输入从电流指令值生成电路60输出的电流指令电压VT。
[0101] 在第2比较器87的输入侧，向非反相输入端子输入基准电压VREFb,向反相输入端 子输入从电流指令值生成电路60输出的电流指令电压VT。此处，基准电压VRE化和VREFb的 关系被设定为VREh<VRE即。另外，将基准电压VRE化设定为比由电流指令值生成电路60的 电阻选择部62选择电阻元件63时的电流指令电压VTl高，且比选择电阻元件64时的电流指 令电压VT2低的值。另外，将基准电压VREFb设定为比由电流指令值生成电路60的电阻选择 部62选择电阻元件64时的电流指令电压VT2高，且比选择电阻元件65时的电流指令电压VT3 低的值。
[0102] 根据该第2实施方式，在放电电路40中进行与上述第1实施方式同样的关断操作。 但是，在电流控制电路70中，当由电流指令值生成电路60的电阻选择部62选择电阻元件65 时，此时输出的电流指令电压VT3是比第1比较器86的基准电压VRE化和第2比较器87的基准 电压VREFb高的值。因此，第1比较器86和第2比较器87的输出是低电平，n沟道场效应晶体管 84和85保持关断状态。因此，恒流电路30的第2晶体管32的漏极通过电流控制用晶体管71和 =个电阻81~83与接地线Lg连接。
[0103] 设电阻81的电阻值为化efl，电阻82的电阻值为化ef2,电阻83的电阻值为化ef3， 则此时的基准电流Io如下式所示，被设定为最小电流值。
[0104] 【公式6】
[0105]
[0106] 另外，当由电阻选择部62选择电阻元件64时，则此时输出的电流指令电压VT2比第 2比较器87的基准电压VREFb低，所W，该第2比较器87的输出变为高电平。由此，n沟道场效 应晶体管85变成导通状态，电阻82被旁通。
[0107] 因此，基准电流Io如下式所示，被设定为中间程度的电流值。
[010引【公式7】
[0109]
[0110] 另外，当由电阻选择部62选择电阻元件63时，则此时输出的电流指令电压VTl比比 第2比较器87的基准电压VRE即低的第1比较器86的基准电压VRE化低，所W，不仅第2比较器 87,第1比较器86的输出也变成高电平。
[0111] 因此，n沟道场效应晶体管84和85均变为导通状态，电阻81W和82被旁通。因此，基 准电流Io如下式所示，被设定为最大电流值。
[0112] r/.v^Q^
[0113]
[0114]因此，与上述第I实施方式同样，根据由电流指令值生成电路60的电阻选择部62所 选择的电阻元件63~65的电阻值，能够控制恒流电路30的输出电流Iout,并且能够进行与电 压控制型器件10的规格相应的最佳导通操作。
[011引（第3实施方式）
[0116] 下面，根据图5说明本发明的第3实施方式。
[0117] 该第3实施方式省略了恒流源61和电阻选择部62,另外设置电流指令值选择电路。
[0118] 在该第3实施方式中，如图5所示，改变了第1和第2实施方式中的放电电路40的电 流调整单元43A~43C W及电流控制电路70的结构，并且省略电流指令值生成电路60,取而 代之另外设置电流指令值生成电路90。
[0119] 如图5所示，放电电路40的电流调整单元43A~43C省略了比较器44a~44c，取而代 之，将从电流指令值生成电路90输出的电流指令信号供给到与口 45a~45c。
[0120] 另一方面，在电流控制电路70中，在第2实施方式的结构中，省略了第1比较器86和 第2比较器87,取而代之，将从电流指令值生成电路90输出的电流指令信号供给到n沟道场 效应晶体管84和85的栅极。
[0121] 电流指令值生成电路90由EPROM、烙丝R0M、ZAP等的数据选择电路等构成，根据作 为驱动对象的电压控制型器件的规格，写入要输出的电流指令值信号。
[0122] 目P，在电流指令值生成电路90中，放电电路40和电流控制电路70根据驱动信号输 出电流值生成信号，从而进行与在第2实施方式中的由电流指令值生成电路60的电阻选择 部选择电阻元件63~65的任一者时同样的操作。即，为了与选择电阻元件65使电流指令电 压VT形成最大值VT3的情况对应，在电流指令值生成电路90中写入指示最小电流值模式的 数据。在该最小电流值模式下，将电流指令值选择信号Sla控制为高电平，并且将电流指令 值选择信号SlbW及Slc和电流指令值选择信号S2aW及S2b控制在低电平。
[0123] 另外，为了与选择电阻元件64使电流指令电压VT成为中间值VT2的情况对应，在电 流指令值生成电路90中写入指示中间电流值模式的数据。在该中间电流值模式下，将电流 指令值选择信号SlaW及电流指令值选择信号Slb和电流指令值选择信号S2b控制为高电 平，并且将电流指令值选择信号Slc和电流指令值选择信号S2a控制为低电平。
[0124] 另外，为了与选择电阻元件65使电流指令电压VT成为最小值VTl时对应，在电流指 令值生成电路90中写入指示最大电流值模式的数据。在该最大电流值模式下，将电流指令 值选择信号Sla~Sic、电流指令值选择信号S2aW及S2b控制为高电平。
[0125] 根据该第3实施方式，在根据排除作为驱动对象的电压控制型器件10和电流指令 值生成电路90的至少一者的驱动电路的规格等，使恒流电路30的基准电流Io成为最小值的 情况下，使电流指令值生成电路90为最小值模式。在该最小值模式下，仅使放电电路40的电 流调整单元43A的n沟道场效应晶体管46a处于导通状态，并将放电电流设定为最小值，使电 流控制电路70的n沟道场效应晶体管84W及85均处于关断状态，将恒流电路30的基准电流 Io控制在最小电流值。
[0126] 另外，在根据排除作为驱动对象的电压控制型器件10和电流指令值生成电路90的 至少一者的驱动电路的规格等，使恒流电路30的基准电流Io成为中间值的情况下，使电流 指令值生成电路90为中间值模式。在该中间值模式下，使放电电路40的电流调整单元43AW 及43B的n沟道场效应晶体管46aW及46b成为导通状态，并将放电电流设定为中间值，并且 仅使电流控制电路70的n沟道场效应晶体管85为导通状态，使电阻83旁通，将恒流电路30的 基准电流Io控制为中间电流值。
[0127] 另外，在根据作为驱动对象的电压控制型器件10的规格，使恒流电路30的基准电 流Io成为最大值的情况下，使电流指令值生成电路90为最大值模式。在该最大值模式下，使 放电电路40的电流调整单元43A~43C的n沟道场效应晶体管46a~46c为导通状态，并将放 电电流设定为最大值，并且使电流控制电路70的n沟道场效应晶体管85 W及86为导通状态， 使电阻83旁通，将恒流电路30的基准电流Io控制为中间电流值。
[0128] 在该第3实施方式中，只要根据排除在驱动电路20中作为驱动对象的电压控制型 器件10和电流指令值生成电路90的至少一者的驱动电路的规格等，改变电流指令值生成电 路90的写入数据即可，无需设置电阻选择部62,所W，不需要进行选择电阻元件的处理，能 够容易地进行模式变更。
[0129] 此外，在上述第1和第2实施方式中，对并列连接电阻选择部62的电阻元件63~65 的情况进行了说明，但是并不限于此，也可W设置配线部，该配线部将电阻元件串联连接， 根据所需的电阻值将所需数量的电阻元件旁通。
[0130] 另外，在上述第IW及第2实施方式中，对切断电阻选择部62的电阻元件63~65中 的所需电阻元件W外的电阻元件的情况进行了说明，但是并不限于此，也可W形成选择电 阻元件的选择开关。
[0131] 另外，在第IW及第2实施方式中，对将电阻选择部62的电阻元件数量设定为S个 的情况进行了说明，但是并不限于此，电阻元件数量也可W是4个W上。与此相应，改变放电 电路40的电流调整单元数量，并且改变第2实施方式中的电流控制电路70的电阻W及n沟道 场效应晶体管数量W及比较器数量即可。另外，也改变第3实施方式中的电流指令值生成电 路90的电流指令值选择信号数量。
[0132] 另外，在上述第1~第3实施方式中，对调整放电电路40W及电流控制电路70两者 的电流值的情况进行了说明，但是也可W省略放电电路40的电流调整。
[0133] 另外，也可W将图5的电流控制电路70改变为适用图1的运算放大器73、74W及电 阻75~78的电路，并且在电流指令值生成电路90的结构中追加 D/A转换器，取代信号VT，将 该D/A转换器的输出输入到电阻77的一端。在此情况下，将被输入D/A转换器中的数字数据 与指示模式的数据一同写入电流指令值生成电路90中即可。
[0134] 符号说明
[0135] 10…电压控制型器件
[0136] 20…驱动电路
[0137] 30…恒流电路 [01測 31...第1晶体管
[0139] 32…第2晶体管
[0140] 40…放电电路
[0141] 41…信号反相电路
[0142] 42…放电电流调整电路
[0143] 43A~43。??电流调整单元
[0144] 50…切换电路
[014日]51 沟道场效应晶体管
[0146] 52…电平转换电路
[0147] 60…电流指令值生成电路 [014引61…恒流源
[0149] 62…电阻选择部
[0150] 63~65…电阻元件
[0151] 70…电流控制电路
[0152] 71…电流控制用晶体管
[0153] 72…电阻
[0154] 73..?第1运算放大器 [01巧]74…第2运算放大器
[0156] 81~83…电阻
[0157] 84、85.''n沟道场效应晶体管
[015引 86...第1比较器
[0159] 87...第化|：较器
[0160] 90…电流指令值生成电路
【主权项】
1. 一种电压控制型器件的驱动电路，其驱动电压控制型器件，所述电压控制型器件的 驱动电路的特征在于，包括： 向所述电压控制型器件的栅极供给恒定电流，使该电压控制型器件进行导通操作的恒 流电路； 在所述电压控制型器件的栅极与发射极之间流出放电电流，对所述电压控制型器件进 行关断操作的放电电路； 根据驱动信号使所述恒流电路和所述放电电路中的一者工作，使所述电压控制型器件 导通或者关断的切换电路； 至少生成并输出设定所述恒流电路的输出电流的电流指令值的电流指令值生成电路； 和 根据由该电流指令值生成电路所生成的电流指令值，控制所述恒流电路的输出电流的 电流控制电路。2. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述电流指令值生成电路包括:有别于所述恒流电路而另外设置的恒流电源；和从该 恒流电源被供给恒定电流的一个电阻元件或者选择性地被供给该恒定电流的多个电阻元 件。3. 如权利要求2所述的电压控制型器件的驱动电路，其特征在于： 所述一个电阻元件或者所述多个电阻元件形成于形成所述电压控制型器件的芯片内。4. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述放电电路包括根据由所述电流指令值生成电路所生成的电流指令值调整所述放 电电流的电流值的放电电流调整电路。5. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述电压控制型器件由IGBT和MOS-FET中的任一者构成。6. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述电流指令值生成电路输出表示所生成的电流指令值的电流指令电压，所述电流控 制电路包括:根据基准电压与由所述电流指令值生成电路所生成的电流指令电压的电压 差，决定所述恒流电路的输出电流的运算放大器。7. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述电流指令值生成电路输出表示所生成的电流指令值的电流指令电压，所述电流控 制电路包括:比较基准电压与由所述电流指令值生成电路所生成的电流指令电压，根据比 较结果使所述恒流电路的输出电流多级变化的比较器。8. 如权利要求1所述的电压控制型器件的驱动电路，其特征在于： 所述恒流电路由连接于所述电压控制型器件的栅极与电源电压之间的电流镜电路构 成，该电流镜电路包括:连接于所述电源电压与所述电压控制型器件的栅极之间的、构成所 述电流镜电路的输出部的第一晶体管；和连接于所述电源电压与所述电流控制电路之间 的、构成所述电流镜电路的输入部的第二晶体管。
【文档编号】H03K17/16GK105850044SQ201580003231
【公开日】2016年8月10日
【申请日】2015年5月21日
【发明人】森贵浩
【申请人】富士电机株式会社