一种门控电源电路及门控电源的产生方法
【专利摘要】本发明涉及一种门控电源电路及门控电源的产生方法，门控电源电路包括反相器I1、PMOS晶体管P0、NMOS晶体管N1、控制开关及弱电流源，其中的控制开关连接在PMOS晶体管P0的栅端和漏端之间。在门控电源由VDD转换VDD?|Vtp|的过程中，控制PMOS晶体管P0的栅端和漏端之间的短接，实现栅端电荷与漏端电荷之间的电荷分享；加速了门控电源由VDD转换为VDD?|Vtp|的速度，即优化了建立时间。
【专利说明】
一种门控电源电路及门控电源的产生方法
技术领域
[0001]本发明涉及电源电路设计领域，特别涉及一种门控电源电路。
【背景技术】
[0002]集成电路的动态功耗和电源电压的平方成正比，静态功耗与电源电压成正比，因此，降低电源电压是减少集成电路动态功耗和静态功耗的有效手段。门控电源作为一种低功耗技术，由于控制和实现简单，被广泛的应用于处理器CHJ和片上系统SOC中。当CPU或SOC需要快速工作时，门控电源提供一个较高的电源电压，以满足负载负荷的要求，当CPU或SOC处于低负载状态或待机状态时，门控电源提供一个较低的电压，以达到降低系统功耗的目的。
[0003]传统的门控电源电路如图1所示，包括PMOS晶体管PO、P1、P2，NM0S晶体管NO，反相器10、11。其中Pl的栅端和漏端接在一起，为二极管接法，P2为开关管，NO为长沟道弱器件，以减少门控状态时NO的漏电流。
[0004]门控PG接反相器1的输入端。门控反PG_r^反相器1的输出、Il的输入，接NO的栅端。Vl接反相器11的输出，接NO、PO的栅端。VO接NO的漏端，接P2的源端，接PI的漏端和栅端。门控电源VPG接PO、PI的漏端。电源电压VDD接PO、PI的源端。接地电压VSS接NO的源端。为方便描述，假设VPG端的等效接地负载电容为CO。
[0005]该门控电源电路的工作原理如下。
[0006]当门控PG为低时，门控反PG_N为高，P2关断;Vl为低，NO关断，VO保持在一个接近电源电压VDD电平;PO导通，门控电源VPG为电源电压VDD。
[0007]当门控PG为高时，Vl为高，PO关断，NO导通，NO将VPG的电压钳制在VDD- | Vtp |，门控反PG_N为低，P2导通，VPG和VO连通，保持在VDD-1 Vtp |。
[0008]当门控PG为低时，由于VPG的初始电压为VDD，V0的初始态为接近电源电压VDD的值。当门控PG由低变高时，Vl变高，PO关断，NO打开，NO对VO放电；门控反PG_N变低，P2导通，NO通过VO对VPG放电直到VPG到达VDD- | Vtp |。由于NO为长沟道的弱器件，可以提供的放电电流非常小，因此门控电源从VDD转换到VDD-1 Vtp I所需要的建立时间很长。
【发明内容】
[0009]为了解决现有门控电源电路电源转换时间长的技术问题，本发明提供一种门控电源电路及门控电源的产生方法。
[0010]本发明的技术解决方案是:
[0011]本发明所提供的门控电源电路，包括反相器11、PMOS晶体管PO、匪OS晶体管N1、控制开关及弱电流源，其特殊之处在于:
[0012]所述反相器Il的输入端输入门控PG，用于将输入信号反向，同时提升带负载能力；
[0013]所述控制开关连接在PMOS晶体管PO的栅端和漏端之间，根据开关控制信号的逻辑控制PMOS晶体管PO的栅端和漏端之间的短接，实现栅端电荷与漏端电荷之间的电荷分享；
[0014]所述NMOS晶体管NI的栅端与反相器11的输出端连接，所述NMOS晶体管NI的源端接VSS;所述NMOS晶体管NI的漏端与PMOS晶体管PO的栅端连接，用于PMOS晶体管PO的导通；
[0015]所述PMOS晶体管PO在控制开关及NMOS晶体管NI的作用下输出VDD-1 Vtp |或VDD;
[0016]当控制开关导通时，所述弱电流源作为电流偏置，将输出电压钳制在VDD-1Vtp |。
[0017]以上为本发明的基本结构，基于该基本结构，本发明还做出以下优化限定:
[0018]本发明的控制开关为PMOS晶体管Pl，所述PMOS晶体管Pl的栅端与反向器Il的输出端连接，所述PMOS晶体管Pl的漏端与PMOS晶体管PO的栅端连接，所述PMOS晶体管Pl的源端与PMOS晶体管PO的漏端和连接。
[0019]控制开关选为PMOS晶体管PI的优点是PMOS晶体管PI传递高电平时没有阈值损失，能够提高输出电压的准确性。
[0020]进一步的，本发明的控制开关还包括NMOS晶体管N2，所述NMOS晶体管N2的栅端连接门控PG，所述NMOS晶体管N2的源端和漏端与PMOS晶体管Pl并联，所述NMOS晶体管N3的作用在相同的性能条件下，能够节省面积。
[0021]进一步的，本发明的弱电流源为匪OS晶体管NO，所述NMOS晶体管NO的栅端连接门控PG，所述匪OS晶体管NO的漏端与PMOS晶体管PO的漏端连接，所述匪OS晶体管NO的源端接VSS0
[0022]再进一步的，为了使偏置电流更为稳定，本发明还提供另一种弱电流源结构，该弱电流源包括电阻器RO、由NMOS管N3和NMOS管N5组成的电流镜电路;连接在匪OS管N3的漏极与所述电阻器RO之间的NMOS管N6，以及连接在NMOS管N3的漏极与PMOS晶体管PO的漏极之间的NMOS管N4 ；所述NMOS管N6与NMOS管N4的栅极连接门控信号。
[0023]利用本发明的门控电源电路产生门控电压VPG的方法，其特殊之处在于:
[0024]当所需电压为高时，反相器11的输入门控PG设为低，匪OS晶体管NI及PMOS晶体管PO导通，其余器件关断，门控电压VPG为VDD;
[0025]当所需电压为低时，反相器Il的输入门控PG设为高，控制开关导通，其余器件关断，PMOS晶体管PO的漏端与栅端形成短接，PMOS晶体管PO相当于一个二极管，门控电压VPG为VDD-1 Vtp I。
[0026]本发明与现有技术相比，有益效果是:
[0027]丨、在门控电源由VDD转换VDD-| Vtp |的过程中，本发明通过利用VS和VPG的电荷分享，加速了门控电源由VDD转换为VDD-1 Vtp I的速度，即优化了建立时间。
[0028]2、本发明只用了两个PMOS晶体管，相比传统技术的三个PMOS晶体管，节省了一个PMOS晶体管，因而节省了面积和功耗。
【附图说明】
[0029]图1为传统的门控电源电路设计原理图。
[0030]图2为本发明的门控电源电路设计原理图。
[0031]图3为本发明的门控电源电路的一种实施例。
[0032]图4为为本发明的门控电源电路的另一种实施例。
[0033]图5为本发明另一种弱电流源结构。
[0034]图6为传统技术与本发明建立时间和负载电容的关系的比较。
【具体实施方式】
[0035]下面结合附图对本发明的实施方式做进一步描述。
[0036]图3所示为本发明的门控电源电路的一种优选实例，包括PMOS晶体管PO、PM0S晶体管PUNMOS晶体管MKNMOS晶体管NI及反相器I I，其中NO为长沟道弱器件，以减少门控状态时NO的漏电流。NI尺寸为PMOS晶体管PO、PMOS晶体管PI的I /10。
[0037]门控PG接反相器II的输入端，接匪OS晶体管NO的栅端。门控反PG_r^t反相器I I的输出，接PMOS晶体管P1、NMOS晶体管NI的栅端。VS接PMOS晶体管P1、NMOS晶体管NI的漏端，接PMOS晶体管PO的栅端。门控电源VPG接PMOS晶体管PO、NMOS晶体管NO的漏端，接PMOS晶体管Pl的源端。电源电压VDD接PMOS晶体管PO的源端。接地电压VSS接NMOS晶体管NO、NM0S晶体管NI的源端。为方便描述，假设VS端的等效接地负载电容为Cl，VPG端的等效接地负载电容为CO ο
[0038]该门控电源电路的工作原理如下。
[0039]当门控PG为低时，匪OS晶体管NO关断，门控反PG_N为高，NMOS晶体管NI导通，PMOS晶体管PI关断，VS为低，PMOS晶体管PO导通，门控电源VPG为电源电压VDD。
[0040]当门控PG为高时，门控反PG_N为低，匪OS晶体管NI关断，PMOS晶体管Pl导通，VS和VPG连接起来，即PMOS晶体管PO的漏端和栅端短接，相当于一个二极管，VPG的电压为VDD-Vtp I，其中Vtp为PMOS晶体管PO的阈值电压。同时，NMOS晶体管NO导通，作为电流偏置，将VPG的电压钳制在VDD-1 Vtp |。
[0041 ]当门控PG为低时，由于VPG的初始电压为VDD，VS的初始态为VSS，当门控PG由低变高时，门控反PG_N变低，NMOS晶体管NI关断，PMOS晶体管Pl导通，在VS和VPG之间发生电荷分享，VS上升，VPG下降。由于PMOS晶体管Pl的尺寸很大，提供电流的能量很大，因此这一过程非常快。由电荷守恒可知，电荷分享最终使得VS = VPG = C0.VDD/(C0+C1)。通过计算，根据CO的值，S卩门控电源电压VPG的等效接地负载电容，来选择合适的PMOS晶体管PO、PMOS晶体管Pl的尺寸，可以使得C0.VDD/(C0+C1)的值接近VDD-|Vtp|，可以达到建立时间最优。电流偏置NMOS晶体管NO提供的电流可以作为补充，将电压C0.VDD/(C0+C1)拉至并钳制在VDD-Vtp I ο
[0042]如图6所示，为传统技术与本发明建立时间和负载电容的关系的比较。图6中，纵轴为门控电源的建立时间，即PG的上升沿，到VPG从VDD变化到VDD- | Vtp |所需要的时间，单位为秒。横轴为等效接地负载电容CO的值，从I皮到10皮，每I皮一个步进，单位是法拉。由图可知，在不同的等效接地负载电容CO的值，本发明的建立时间都要比传统技术小。在等效接地负载电容CO位5皮法时，传统技术的建立时间为2微秒，本发明为不到I微秒，减少了 I微秒。总之，相比传统技术，本发明的建立时间有了很大的优化。
【主权项】
1.一种门控电源电路，包括反相器11、PMOS晶体管PO、匪OS晶体管N1、控制开关及弱电流源，其特征在于: 所述反相器Il的输入端输入门控PG，用于将输入信号反向，同时提升带负载能力；所述控制开关连接在PMOS晶体管PO的栅端和漏端之间，根据开关控制信号的逻辑控制PMOS晶体管PO的栅端和漏端之间的短接，实现栅端电荷与漏端电荷之间的电荷分享； 所述NMOS晶体管NI的栅端与反相器11的输出端连接，所述匪OS晶体管NI的源端接VSS;所述NMOS晶体管NI的漏端与PMOS晶体管PO的栅端连接，用于PMOS晶体管PO的导通； 所述PMOS晶体管PO在控制开关及NMOS晶体管NI的作用下输出VDD-1 Vtp |或VDD; 当控制开关导通时，所述弱电流源作为电流偏置，将输出电压钳制在VDD-1 Vtp I。2.根据权利要求1所述的门控电源电路，其特征在于: 所述控制开关为PMOS晶体管Pl，所述PMOS晶体管Pl的栅端与反向器Il的输出端连接，所述PMOS晶体管Pl的漏端与PMOS晶体管PO的栅端连接，所述PMOS晶体管Pl的源端与PMOS晶体管PO的漏端连接。3.根据权利要求2所述的门控电源电路，其特征在于: 所述控制开关还包括匪OS晶体管N2，所述匪OS晶体管N2的栅端连接门控PG，所述匪OS晶体管N2的源端和漏端与PMOS晶体管Pl并联。4.根据权利要求1或2或3所述的门控电源电路，其特征在于: 所述弱电流源为匪OS晶体管NO，所述匪OS晶体管NO的栅端连接门控PG，所述匪OS晶体管NO的漏端与PMOS晶体管PO的漏端连接，所述NMOS晶体管NO的源端接VSS。5.根据权利要求1或2或3所述的门控电源电路，其特征在于: 所述弱电流源包括电阻器RO、由匪OS管N3和匪OS管N5组成的电流镜电路;连接在匪OS管N3的漏极与所述电阻器RO之间的NMOS管N6，以及连接在NMOS管N3的漏极与PMOS晶体管PO的漏极之间的NMOS管N4;所述NMOS管N6与NMOS管N4的栅极连接门控信号。6.根据权利要求4所述的门控电源电路，其特征在于:所述NMOS晶体管NO为长沟道弱器件。7.根据权利要求6所述的门控电源电路，其特征在于:所述NMOS晶体管NI的尺寸为PO、Pl的1/10。8.利用权利要求1或2或3或4或5或6或7所述的门控电源电路产生门控电压VPG的方法，其特征在于: 当所需电压为高时，反相器Il的输入门控PG设为低，匪OS晶体管NI及PMOS晶体管PO导通，其余器件关断，门控电压VPG为VDD; 当所需电压为低时，反相器Il的输入门控PG设为高，控制开关导通，其余器件关断，PMOS晶体管PO的漏端与栅端形成短接，PMOS晶体管PO相当于一个二极管，门控电压VPG为VDD-1 Vtp I。
【文档编号】H03K17/687GK105897230SQ201610339526
【公开日】2016年8月24日
【申请日】2016年5月20日
【发明人】熊保玉, 拜福君, 梁星
【申请人】西安紫光国芯半导体有限公司