用于高电压应用的电压电平移位器的制造方法

用于高电压应用的电压电平移位器的制造方法
【专利摘要】一种用于高电压应用的电压电平移位器具有低电压域电流镜，所述低电压域电流镜具有第一支路和第二支路。高电压开关和电阻器与第二支路串联连接。输出级提供输出信号，所述输出信号是横跨电阻器的电压差的函数，所述输出级和电阻器在高电压域中。在低电压域中的输入信号的有效在第一支路中产生第一电流，使得高电压开关在电阻器中传送来自第二支路的第二电流，所述第二电流是第一电流的函数，并且产生横跨电阻器的电压差。只有高电压开关需要具有高击穿电压特性。
【专利说明】
用于高电压应用的电压电平移位器
技术领域
[0001 ] 本发明针对集成电路，具体而言，针对一种电压电平移位器。
【背景技术】
[0002]复杂的半导体集成电路(IC)通常具有由诸如金属氧化物场效应晶体管(MOSFET)的晶体管形成的逻辑电路和/或信号与数据处理器，金属氧化物场效应晶体管具有较快的运算速度并占用半导体管芯上较小的面积。但这种晶体管具有有限的击穿电压、晶体管在不击穿情况下可以承受的最大电压，尤其是横跨MOSFET的栅极绝缘体与其源极(或漏极)施加的电压差。
[0003]可以在单一 IC管芯中包括具有小部件尺寸和在低电压域中的低击穿电压的晶体管和具有在高电压域中的高击穿电压的晶体管，只要低击穿电压晶体管没有经受到高电压域的电压。高电压域常常是浮动的，就是说，两个电压域不具有公共电源电压。电压电平移位器典型地从低电压域接收输入信号，并将该信号传递到高电压域。例如，电压电平移位器的应用包括无刷直流(DC)电机驱动器和DC-DC变压器。
[0004]电压电平移位器经受到低和高电压域。经受到高电压差的电平移位器的晶体管需要高击穿电压特性。但采用来保护高电压晶体管免于击穿的预防措施大大增加了占用的管芯面积，尤其是对于能够承受5V或更大的击穿电压的超高电压(HUV)M0SFET。因此，希望减少在电压电平移位器中高击穿电压晶体管的数量。
【附图说明】
[0005]通过参考在附图中所示的其实施例的以下说明可以最佳地理解本发明以及其目的和优点。出于简单和清楚而示出附图中的元件，其不一定是按照比例绘制的。
[0006]图1是包括传统电压电平移位器的无刷直流(DC)电机驱动器的示意性方框图；
[0007]图2是示例性给出的根据本发明的实施例的电压电平移位器的简化电路图；及
[0008]图3到6是在图3的电压电平移位器的实现方式的示例的操作中呈现的电压的曲线图。
【具体实施方式】
[0009]图1示出了包括传统电压电平移位器的无刷直流(DC)电机驱动器。第一半导体管芯100具有在低电压域中的在电压VdeuJP V %爿的低电压电源轨和信号输入端102。逻辑与电平移位模块104处理在输入端102的输入信号，并将在浮动高电压域中的相应信号提供给缓冲放大器106，其充当用于电机控制的预驱动器。以在来自电源(未示出)的电压Vdd fhv和V ss—FHV的轨上的电力提供浮动高电压域。电压V ss—FHV由提供了来自轨V ss—w和轨VDD—FHV的电力的电压箝位发生器来限定。VDD—FHV的浮动范围例如可以达到5V到30V，而在这个示例中可以在1.8V提供低电压域。
[0010]从轨VDD—FHV和V SS—FHV为在浮动高电压域中的元件提供电力，这些元件包括功率MOSFET IlOo MOSFET 110在栅极电极从缓冲器106接收高电压域中的驱动信号，以控制在输出端112上驱动电流到电机的供应。
[0011]图2示出了示例性给出的根据本发明的实施例的电压电平移位器200。电压电平移位器200包括低电压域电流镜202，其包括第一支路和第二支路204和206。高电压开关Mu和电阻器RR与第二支路206串联连接。输出级208提供输出信号Dqut fhv,它是横跨电阻器RR的电压差Δ V的函数。输出级208和电阻器RR在高电压域中。低电压域中输入信号SIG的有效(assert1n)在第一支路204中产生第一电流I1^使得高电压开关Mu在电阻器RR中传送来自第二支路206的第二电流I。，它是第一电流Ir的函数，并产生横跨电阻器RR的电压差A V。
[0012]借助上述的电路架构，仅单个元件，高电压开关Mu需要具有高击穿电压特性。电流镜202的元件在低电压域中，没有经受到高电压域，可以是低击穿电压元件。具体地，当高电压开关Mu导通时，它不能将大于低电压域中的输入信号SIG的电压差施加到第二支路206。输出级208在高电压域中，但没有经受到高电压差，也可以具有低击穿电压元件。仅有高电压开关Mu和电阻器RR经受到在高低电压域之间的电压差。电阻器RR可以具有高阻值，以便在高电压开关Mu导通时，仅有微弱的电流I。流入电阻器RR，这不会影响施加高击穿电压特性。在尚电压开关Mu断开时，它保持在尚低电压域之间的差，将在尚电压开关Mu与电阻器RR之间的节点B上拉到高电压域中，以使得不再出现横跨电阻器RR的任何电压差。
[0013]电流镜202可以是自偏置的，无需更多的元件来提供偏置电压。
[0014]低电压开关Mpl可以与第一支路204串联连接，并在输入信号SIG有效时传送第一电流Ir。当输入信号SIG无效(de-assert)时，电流镜202的两条支路204和206都断开，减小了电流消耗。
[0015]输入信号SIG的无效停止了第一和第二电流L与I。的流动，高电压开关Mu承受在高低电压域之间的电压差(VDD—FHV_VSS—J.
[0016]电流镜202的第一支路和第二支路204与206可以分别具有第一和第二晶体管Mnl与Mn2，它们分别具有连接在一起的各自的控制电极和第一与第二电流传送路径。第一支路204可以包括串联的第一电阻器RL、第一电流传送路径和低电压开关Mp I。低电压域中的输入信号SIG的有效使得低电压开关Mpl施加横跨第一电阻器RL与第一晶体管Mnl的电压差，其在第一支路中产生第一电流Ir，并使得高电压开关Mu在第二电阻器RR中传送来自第二支路206的第二电流I。。第二电流I。是第一电流I ^的函数，并产生横跨第二电阻器RR的电压差A V。
[0017]低电压域中的单向元件Dl可以连接到高电压开关Mu与第二支路206之间的节点A，和连接在高电压开关Mu与高电压域中的节点B之间的电阻器Rl，以传导来自高电压域的静电放电(ESD)电流，并保护高电压开关Mu。
[0018]第一电阻器RL可以包括晶体管Mp2的电流传送路径。第二电阻器RR可以包括多个串联连接的晶体管Mp3与Mp4的电流传送路径。这个结构实现了借助来自第二支路206的电流I。的较小值获得电压差A V。
[0019]齐纳二极管Dz与第二电阻器RR并联连接，以将横跨第二电阻器RR的电压差Δ V箝位为有限值。
[0020]输出级208可以包括不对称推挽反相器Gx。反相器Gx的不对称性可以确保输出信号D.—FHV由其高阈值电压的可靠触发。
[0021]低电压域中的单向元件Mn4可以连接到高电压开关Mu与第二支路206之间的节点A，以防止在输入信号SIG无效且高电压开关Mu不导通时横跨第二支路206出现的电压差。
[0022]高电压域中的另一个单向元件D2可以连接到高电压开关Mu与第二电阻器RR之间的节点B，以传导来自高电压域的静电放电(ESD)电流，并保护输出级208。
[0023]更具体地，低电压域中的反相器Gl与G2分别接收数据输入信号Din和使能信号EN0反相器Gl与G2的输出连接到NOR门G3的各自输入，当信号Din与EN同时有效时NOR门G3的输出有效，构成输入信号SIG。反相器G4接收输入信号SIG，在其输出提供补信号SIGB0反相器Gl、G2和G4与门G3位于低电压域中。
[0024]电流镜202、高电压开关Mu和电阻器RL与RR包括MOSFET。电流镜202的支路204和206具有η型MOSFET Mnl和Μη2，它们的栅极一起连接到MOSFET Mnl的漏极，它们的源极连接到低电压域的地Vss—?ν。MOSFET Mnl的漏极连接到p型MOSFET Mp2的漏极，MOSFETMp2构成电阻器RL，其栅极连接到地Vss—?ν。MOSFET Mp2的源极连接到P型MOSFET Mpl的漏极，MOSFET Mpl构成用于电流镜202的第一支路204的低电压开关。MOSFET Mpl的源极连接到低电压域的电源轨VDD—?ν，MOSFET Mpl的栅极连接为从反相器G4接收输入信号的补信号SIGB。SIGB信号的无效下拉MOSFET Mpl的栅极，并使其导通。MOSFET Mp2上拉MOSFETMnl和Mn2的栅极，MOSFET Mnl传导电流Iy电流Ir由MOSFET Mnl与MOSFET Mp2 (电阻器RL)的串联的漏极-源极电阻来限定。
[0025]η型MOSFET Μη3的漏极连接到电流镜202中的MOSFET Mnl和Μη2，η型MOSFETΜη3的源极连接到低电压域的地Vss—?ν。MOSFET Mn3的栅极连接到反相器G4的输出。当信号SIGB有效(输入信号SIG无效)时，MOSFET Mn3导通，下拉MOSFET Mnl和Mn2的栅极并使它们截止，减小漏电流。当信号SIGB无效(输入信号SIG有效)时，MOSFET Mn3不导通，使得MOSFET Mp2能够上拉MOSFET Mnl和Mn2的栅极。MOSFET Mn2按照MOSFET Mnl和Mn2的尺寸比传导电流I。，传导电流I。与电流Ir成比例。
[0026]在MOSFET Mn2的漏极与MOSFET Mu的源极之间的节点A连接到二极管Dl的阳极，二极管Dl的阴极连接到低电压域的电压源轨VDD—W。二极管Dl是单向元件，如果节点A的电压上升到电源轨Vdd w的电压以上，二极管Dl就导通，以便在如果ESD脉冲上拉MOSFETMu的漏极的情况下，保护MOSFET Mu的栅极氧化物免于经受到超过其击穿电压的电压。
[0027]η型MOSFET Μη4的栅极连接到其源极和节点A。MOSFET Μη4的漏极连接到NOR门G3的输出。当输入信号SIG无效且电流镜202与MOSFET Mu不导通时，MOSFET Μη4构成单向元件，下拉在节点A的电压以防止横跨第二支路206出现的电压差，并保护MOSFET Μη2的源极-漏极路径。
[0028]输出级208包括具有P型MOSFET Μρ5的不对称推挽反相器Gx，MOSFET Mp5的源极连接到浮动高电压域的电压轨Vdd fhv,其漏极连接到η型MOSFET Μη5的漏极，MOSFET Μη5的源极连接到浮动高电压域的地Vss—FHV。MOSFET Mp5和Mn5的栅极连接到节点B。MOSFETMp5和Mn5的漏极通过两个反相器G5和G6串联连接，以提供输出信号D.—FHV。MOSFET Mp5和Mn5具有选定的不同尺寸，以确保反相器Gx的输出由其高阈值电压可靠地来回切换。
[0029]电流镜202的MOSFET及低电压域中的其他M0SFET、和输出级208中的MOSFET全都可以具有低击穿电压特性，因为它们没有经受到高电压差。仅是由MOSFET Mu构成的高电压开关需要高击穿电压特性。在这个示例中，MOSFET Mu具有超高电压MOSFET配置，在不导通时，横跨其漏极与源极能够承受高达40V。电平移位器200无需任何特定的输入偏置电流或电压偏置，电平移位器200可以作为标准单元集成到系统级芯片(SoC)中。
[0030]在MOSFET Mu的漏极与第二电阻器RR (M0SFET Mp3与Mp4)之间的节点B连接到二极管D2的阴极，二极管D2的阳极连接到浮动高电压域的地Vss—FHV。二极管D2是单向元件，如果节点B的电压下降到地Vss—FHV的电压以下，二极管D2就导通，以便保护MOSFET Mp5和Mn5的栅极氧化物免于经受到超过其击穿电压的电压差。
[0031]图3到6示出了电平移位器200中随时间变化而呈现的电压的示例。通过调整RL与RR的电阻和电流镜202的MOSFET Mnl与Mn2的相对尺寸可以获得电压差值。在所有情况下，数据输入信号Din和使能信号EN都在1.8V与OV之间变化。在图3和4中所示的情况下，在节点A的电压在0.2V与0.3V之间变化，在转换过程中具有低电压偏移。在节点B的输出信号Diw fhv的电压在大约13V与18V之间变化5.6V。在图5中所示的情况下，输出信号Di3ut fhv在大约27V与30V之间变化。在图6中所示的情况下，输出信号D FHV在大约OV与5V之间变化。
[0032]在前述说明书中，参考本发明实施例的特定示例说明了本发明。但显然，可以在不脱离如所附权利要求书所阐述的本发明的宽泛精神和范围的情况下，做出各种修改和变化。
[0033]本文所述的连接可以是任何类型的连接，其适合于例如经由中间设备往来于各个节点、单元和设备传送信号。因此，除非另有暗示和表述，连接可以是直接连接或间接连接。可以参考单一连接、多个连接、单向连接或双向连接来示出或说明连接。
[0034]尽管在示例中说明了特定导电类型或电位的极性，但会意识到，导电类型和电位的极性可以是相反的。本文所述的每一个信号都可以设计为正或负逻辑。在负逻辑信号的情况下，信号是低有效的，其中，逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下，信号是高有效的，其中，逻辑真状态对应于逻辑电平一。注意，本文所述的任何信号都可以设计为负或者正逻辑信号。因此，在可替换实施例中，描述为正逻辑的信号可以实施为负逻辑信号，描述为负逻辑信号的这些信号可以实施为正逻辑信号。
[0035]本文在提及进入其逻辑真或逻辑假状态的信号的表现、状态位或类似装置时分别使用了术语“有效”或“置位”及“否定”(“无效”或“清除”)。如果逻辑真状态是逻辑电平一，那么逻辑假状态就是逻辑电平零。如果逻辑真状态是逻辑电平零，那么逻辑假状态就是逻辑电平一。
[0036]本领域技术人员会认识到，在逻辑块之间的边界仅仅是说明性的，可替换的实施例可以合并逻辑块或者电路元件，或者在不同逻辑块或电路元件上施加可替换的功能分解。因而，会理解，本文所示的架构仅仅是示例性的，实际上可以实施实现了相同功能的许多其他架构。类似地，用以实现相同功能的组件的设置是有效“相关联的”，以便实现期望的功能。因此，为了实现特定功能而组合的任意两个组件都可以视为彼此“相关联的”，以便实现期望的功能，无论架构或中间组件如何。类似地，如此相关联的任意两个组件可以视为彼此“可操作地连接的”或者“可操作地耦合的”，以便实现期望的功能。
[0037]在权利要求书中，词语“包括”或“具有”不排除除了权利要求中列出的以外的其他元件或步骤的存在。而且，本文使用的术语“一”定义为一个或多于一个。此外，权利要求书中使用的诸如“至少一个”和“一个或多个”的引导短语不应解释为暗示另一个权利要求要素由不定冠词“一”的引导将包含如此引导的权利要求要素的任何特定权利要求局限于仅包含一个这种要素的发明，即使在相同权利要求包括引导短语“一个或多个”或“至少一个”和诸如“一”的不定冠词的情况下。对于使用定冠词的情况也是如此。除非另有表述，诸如“第一”和“第二”的术语用于任意地区分此类术语描述的要素。因而，这些术语不一定旨在表示这种要素的时间或其他优先顺序。唯一的事实是在相互不同的权利要求中表述的特定措施不表示这些措施的组合不能用于产生良好效果。依据摘要不用于权利要求的解释的理解提供了摘要。
【主权项】
1.一种电压电平移位器，包括: 低电压域电流镜，所述低电压域电流镜包括第一支路和第二支路； 与第二支路串联连接的高电压开关和第一电阻器；及 输出级，所述输出级提供输出信号，所述输出信号是横跨第一电阻器的电压差的函数，其中，所述输出级和第一电阻器在高电压域中； 其中，在低电压域中的输入信号的有效在第一支路中产生第一电流，使得高电压开关在电阻器中传送来自第二支路的第二电流，所述第二电流是第一电流的函数，并且产生横跨电阻器的电压差。2.根据权利要求1所述的电压电平移位器，进一步包括低电压开关，所述低电压开关与第一支路串联连接，用于当输入信号有效时传送第一电流。3.根据权利要求1所述的电压电平移位器，进一步包括在低电压域中的单向元件，所述单向元件在高电压开关不导通时防止横跨第二支路出现电压差。4.根据权利要求1所述的电压电平移位器，进一步包括:在低电压域中的单向元件，所述单向元件连接到高电压开关与第二支路之间的节点；和第二电阻器，所述第二电阻器连接在高电压开关与在高电压域中的节点之间，用以从高电压域传导静电放电(ESD)电流，并保护高电压开关。5.根据权利要求1所述的电压电平移位器，其中，第一电阻器包括多个串联连接的晶体管的电流传送路径。6.根据权利要求1所述的电压电平移位器，其中，齐纳二极管与第一电阻器并联连接，以将横跨电阻器的所述电压差箝位在有限值。7.根据权利要求1所述的电压电平移位器，其中，所述输出级包括不对称推挽反相器。8.根据权利要求1所述的电压电平移位器，进一步包括在高电压域中的单向元件，所述单向元件连接到高电压开关与第一电阻器之间的节点，用以从高电压域传导静电放电(ESD)电流，并保护输出级。9.一种电压电平移位器，包括: 低电压域电流镜，所述低电压域电流镜包括第一支路和第二支路； 与第二支路串联连接的高电压开关和第一电阻器； 在低电压域中的第一单向元件，所述第一单向元件横跨第二支路连接； 在低电压域中的第二单向元件，所述第二单向元件连接到高电压开关与第二支路之间的节点，及第二电阻器，所述第二电阻器连接在高电压开关与在高电压域中的节点之间，用以从高电压域传导静电放电(ESD)电流，并保护高电压开关；及 输出级，所述输出级提供输出信号，所述输出信号是横跨第一电阻器的电压差的函数，其中，所述输出级和第一电阻器在高电压域中； 其中，在低电压域中的输入信号的有效在第一支路中产生第一电流，使得高电压开关在电阻器中传送来自第二支路的第二电流，所述第二电流是第一电流的函数，并且产生横跨第一电阻器的电压差；及 其中，所述第一单向元件在高电压开关不导通时防止横跨第二支路出现电压差。10.根据权利要求9所述的电压电平移位器，进一步包括低电压开关，所述低电压开关与第一支路串联连接，用于当输入信号有效时传送第一电流。
【文档编号】H03K19/0175GK105897246SQ201410858363
【公开日】2016年8月24日
【申请日】2014年12月26日
【发明人】邱亮, 张文忠
【申请人】飞思卡尔半导体公司