一种微弱信号读出电路的制作方法

一种微弱信号读出电路的制作方法
【专利摘要】本发明实施例公开了一种微弱信号读出电路包括：斩波放大电路；斩波放大电路，包括：第一斩波器、第二斩波器、第三斩波器、第四斩波器和第一运算放大器；第一斩波器的输入端连接微弱信号，第一斩波器的输出端经第二斩波器连接第一运算放大器的输入端；第一运算放大器的输出端经第三斩波器连接第四斩波器的输入端；第四斩波器的输出端连接第一滤波电路；第一斩波器和第四斩波器由第一斩波信号控制；第二斩波器和第三斩波器由第二斩波信号控制；第一斩波信号的频率小于第二斩波信号的频率。该微弱信号读出电路，能够减小由斩波波纹引起的失调电压，降低噪声和失调电压对微弱信号读出的影响，提高信号的信噪比，提升信号处理系统的精度。
【专利说明】
一种微弱信号读出电路
技术领域
[0001] 本发明涉及集成电路技术领域，尤其涉及一种微弱信号读出电路。
【背景技术】
[0002] 在当今科技发达的年代，传感器被广泛应用于工业控制、医疗、农业以及国防军事 等领域。随着集成电路工艺的迅速发展，传感器技术的一个重要发展趋势是实现传感器与 其读出电路的单片集成。由于传感器输出的微弱信号的幅值小且频率较低，易受到环境噪 声和失调电压等非理想因素的影响。因此，需使用高性能的读出电路来处理传感器输出的 微弱信号，将微弱信号放大为易测量的信号，并去除环境噪声和失调电压等非理想因素的 影响，提高处理后信号的信噪比。
[0003] 现有的关于微弱信号读出电路的设计，基本都是基于斩波技术，减小运算放大器 的低频噪声和失调电压，提高处理后信号的信噪比。参见图1，该图为现有的微弱信号读出 电路的电路拓扑图。微弱信号经第一斩波器1〇〇、运算放大器200、第二斩波器300和低频滤 波器400放大并去噪处理后输出，以减小运算放大器200输入处的低频噪音和失调电压对信 号处理系统的精度的影响。其中，第一斩波器100和第二斩波器200-般由四个单独的匪0S 管或PM0S管组成。参见图2,该图为现有的微弱信号读出电路中Vin、Vy、Vo和Vout的电压图。 图中黑色阴影部分为传感器输出的微弱信号，黑色实线部分为环境噪声和失调电压。由于 第一斩波器100中开关器件导通时，在开关器件的沟道会存在沟道电荷，开关器件导通或关 断的瞬间，沟道电荷流入或流出开关器件，即开关器件的电荷注入效应，会引入误差，造成 斩波波纹，使运算放大器200输出更大的失调电压。并且，由于该失调电压的频率与微弱信 号的频率差值很小，不能被低频滤波器400滤去，形成残余失调，如图2(d)所示。此时，经现 有的微弱信号读出电路处理后的信号，信噪比较低，影响对微弱信号的检测和读出，信号处 理系统的精度较差。
[0004] 因此，本领域技术人员需要提供一种微弱信号读出电路，能够减小由斩波器中开 关器件的电荷注入效应而产生的失调电压，提高处理后信号的信噪比，提升信号处理系统 的精度。

【发明内容】

[0005] 为了解决现有技术问题，本发明提供了一种微弱信号读出电路，能够减小由斩波 器中开关器件的电荷注入效应而产生的失调电压，提高处理后信号的信噪比，提升信号处 理系统的精度。
[0006] 本发明提供的一种微弱信号读出电路，包括:斩波放大电路；
[0007] 所述斩波放大电路，包括:第一斩波器、第二斩波器、第三斩波器、第四斩波器和第 一运算放大器；
[0008] 所述第一斩波器的输入端连接微弱信号，所述第一斩波器的输出端的正极连接所 述第二斩波器的输入端的正极，所述第一斩波器的输出端的负极连接所述第二斩波器的输 入端的负极；
[0009] 所述第二斩波器的输出端的正极连接所述第一运算放大器的正相输入端，所述第 二斩波器的输出端的负极连接所述第一运算放大器的反相输入端；
[0010] 所述第一运算放大器的正相输出端连接所述第三斩波器的输入端的负极，所述第 一运算放大器的反相输出端连接所述第三斩波器的输入端的正极；
[0011]所述第三斩波器的输出端的正极连接所述第四斩波器的输入端的正极，所述第三 斩波器的输出端的负极连接所述第四斩波器的输入端的负极；
[0012] 所述第四斩波器的输出端连接第一滤波电路；
[0013] 所述第一斩波器的控制端和所述第四斩波器的控制端连接第一斩波信号；
[0014] 所述第二斩波器的控制端和所述第三斩波器的控制端连接第二斩波信号；
[0015] 所述第一斩波信号的频率小于所述第二斩波信号的频率。
[0016] 优选地，所述斩波放大电路，还包括：第二运算放大器、第三运算放大器、第一电 阻、第二电阻、第一电容、第二电容和第三电容；
[0017] 所述第二运算放大器的正相输入端连接所述第四斩波器的输出端的负极，所述第 二运算放大器的反相输入端连接所述第四斩波器的输出端的正极，所述第二运算放大器的 输出端连接所述第三运算放大器的输入端；
[0018] 所述第三运算放大器的输出端连接所述第一滤波电路；
[0019] 所述第一电阻的第一端连接所述第三运算放大器的输出端，所述第一电阻的第二 端连接所述第一斩波器的输入端的负极；
[0020] 所述第二电阻的第一端连接所述第一电阻的第二端，所述第二电阻的第二端接 地；
[0021] 所述第一电容的第一端连接所述第二运算放大器的正相输入端，所述第一电容的 第二端接地；
[0022] 所述第二电容的第一端连接所述第二运算放大器的反相输入端，所述第二电容的 第二端连接所述第三运算放大器的输出端；
[0023]所述第三电容的第一端连接所述第二运算放大器的输出端，所述第三电容的第二 端连接所述第三运算放大器的输出端。
[0024] 优选地，所述第一斩波器，包括:第一匪0S管、第一 PM0S管、第二匪0S管、第二PM0S 管、第三NM0S管、第三PM0S管、第四NM0S管和第四PM0S管；
[0025]所述第一匪0S管的漏极连接所述第一斩波器的输入端的正极，所述第一 NM0S管的 源极连接所述第一斩波器的输出端的正极，所述第一 NM0S管的栅极连接第一控制信号； [0026]所述第一 PM0S管的源极连接所述第一 NM0S管的漏极，所述第一 PM0S管的漏极连接 所述第一 NM0S管的源极，所述第一 PM0S管的栅极连接第二控制信号；
[0027]所述第二匪0S管的漏极连接所述第一斩波器的输出端的正极，所述第二NM0S管的 源极连接所述第一斩波器的输入端的负极，所述第二NM0S管的栅极连接所述第二控制信 号；
[0028]所述第二PM0S管的源极连接所述第二NM0S管的漏极，所述第二PM0S管的漏极连接 所述第二NM0S管的源极，所述第二PM0S管的栅极连接所述第一控制信号；
[0029]所述第三匪0S管的漏极连接所述第一斩波器的输入端的负极，所述第三NM0S管的 源极连接所述第一斩波器的输出端的负极，所述第三NMOS管的栅极连接所述第一控制信 号；
[0030] 所述第三PM0S管的源极连接所述第三NM0S管的漏极，所述第三PM0S管的漏极连接 所述第三NM0S管的源极，所述第三PM0S管的栅极连接所述第二控制信号；
[0031] 所述第四匪0S管的漏极连接所述第一斩波器的输入端的正极，所述第四NM0S管的 源极连接所述第一斩波器的输出端的负极，所述第四NM0S管的栅极连接所述第二控制信 号；
[0032]所述第四PM0S管的源极连接所述第四NM0S管的漏极，所述第四PM0S管的漏极连接 所述第四NM0S管的源极，所述第四PM0S管的栅极连接所述第一控制信号；
[0033]所述第一控制信号为所述第一斩波信号；
[0034]所述第二控制信号的频率和所述第一控制信号的频率相同，且所述第二控制信号 和所述第一控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数；
[0035] 所述第四斩波器的内部结构与所述第一斩波器的内部结构相同；
[0036] 所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。
[0037] 优选地，所述第二斩波器，包括:第五匪0S管、第五PM0S管、第六匪0S管、第六PM0S 管、第七NM0S管、第七PM0S管、第八NM0S管和第八PM0S管；
[0038]所述第五匪0S管的漏极连接所述第二斩波器的输入端的正极，所述第五NM0S管的 源极连接所述第二斩波器的输出端的正极，所述第五NM0S管的栅极连接第三控制信号； [0039]所述第五PM0S管的源极连接所述第五NM0S管的漏极，所述第五PM0S管的漏极连接 所述第五NM0S管的源极，所述第五PM0S管的栅极连接第四控制信号；
[0040] 所述第六匪0S管的漏极连接所述第二斩波器的输出端的正极，所述第六NM0S管的 源极连接所述第二斩波器的输入端的负极，所述第六NM0S管的栅极连接所述第四控制信 号；
[0041] 所述第六PM0S管的源极连接所述第六NM0S管的漏极，所述第六PM0S管的漏极连接 所述第六NM0S管的源极，所述第六PM0S管的栅极连接所述第三控制信号；
[0042]所述第七匪0S管的漏极连接所述第二斩波器的输入端的负极，所述第七NM0S管的 源极连接所述第二斩波器的输出端的负极，所述第七NM0S管的栅极连接所述第三控制信 号；
[0043]所述第七PM0S管的源极连接所述第七NM0S管的漏极，所述第七PM0S管的漏极连接 所述第七NM0S管的源极，所述第七PM0S管的栅极连接所述第四控制信号；
[0044]所述第八匪0S管的漏极连接所述第二斩波器的输入端的正极，所述第八NM0S管的 源极连接所述第二斩波器的输出端的负极，所述第八NM0S管的栅极连接所述第四控制信 号；
[0045]所述第八PM0S管的源极连接所述第八NM0S管的漏极，所述第八PM0S管的漏极连接 所述第八NM0S管的源极，所述第八PM0S管的栅极连接所述第三控制信号；
[0046]所述第三控制信号为所述第二斩波信号；
[0047]所述第四控制信号的频率和所述第三控制信号的频率相同，且所述第四控制信号 和所述第三控制信号的相位差为(2Ν+1)π，其中Ν为大于等于零的整数；
[0048]所述第三斩波器的内部结构与所述第二斩波器的内部结构相同；
[0049] 所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。
[0050] 优选地，还包括:第一滤波电路；
[0051] 所述第一滤波电路，用于滤除所述斩波放大电路的输出信号中频率大于第一预设 频率的谐波分量；
[0052]所述第一预设频率大于所述微弱信号的频率。
[0053]优选地，所述第一滤波电路，包括:第一滤波网络、第二滤波网络和第三滤波网络； 还包括:第四电容、第五电容和第四运算放大器；
[0054] 所述第一滤波网络的输入端连接所述斩波放大电路的输出端，所述第一滤波网络 的输出端经所述第三滤波网络连接所述第四运算放大器的反相输入端；
[0055] 所述第二滤波网络的输入端连接所述第一滤波网络的输出端，所述第二滤波网络 的输出端连接所述第四运算放大器的输出端；
[0056] 所述第四电容的第一端连接所述第一滤波网络的输出端，所述第四电容的第二端 接地；
[0057]所述第五电容的第一端连接所述第四运算放大器的反相输入端，所述第五电容的 第二端连接所述第四运算放大器的输出端；
[0058]所述第四运算放大器的正相输入端交流接地。
[0059] 优选地，所述第一滤波网络、所述第二滤波网络和所述第三滤波网络为电阻。
[0060] 优选地，所述第一滤波网络，包括:第九NM0S管、第十匪0S管、第^^一匪0S管、第十 二NM0S管和第六电容；
[0061] 所述第九匪0S管的漏极连接所述第一滤波网络的输入端，所述第九NM0S管的源极 经所述第六电容连接所述第十NM0S管的漏极，所述第九NM0S管的栅极连接第五时钟信号；
[0062] 所述第十匪0S管的源极连接所述第一滤波网络的输出端，所述第十NM0S管的栅极 连接所述第五时钟信号；
[0063]所述第^^一NM0S管的漏极连接所述第九NM0S管的源极，所述第^^一匪0S管的源极 接地，所述第十一 NM0S管的栅极连接第六时钟信号；
[0064]所述第十二NM0S管的漏极连接所述第十NM0S管的漏极，所述第十二匪0S管的源极 接地，所述第十二NM0S管的栅极连接所述第六时钟信号；
[0065] 所述第五时钟信号和所述第六时钟信号为非交叠时钟信号；
[0066] 所述第二滤波网络的内部结构与所述第一滤波网络的内部结构相同；
[0067] 所述第二滤波网络的控制方法与所述第一滤波网络的控制方法相同；
[0068] 所述第三滤波网络的内部结构与所述第一滤波网络的内部结构相同；
[0069]所述第三滤波网络的控制方法与所述第一滤波网络的控制方法相同。
[0070]优选地，还包括:第二滤波电路；
[0071] 所述第二滤波电路，用于滤除所述微弱信号中的高频噪声，并将滤除高频噪声后 的信号输出至所述斩波放大电路。
[0072] 优选地，所述第二滤波电路，包括:第三电阻和第七电容；
[0073]所述第三电阻的第一端连接所述微弱信号，所述第三电阻的第二端连接所述斩波 放大电路的输入端的正极；
[0074]所述第七电容的第一端连接所述第三电阻的第二端，所述第七电容的第二端接 地。
[0075] 与现有技术相比，本发明至少具有以下优点：
[0076] 本发明实施例提供的微弱信号读出电路，传感器等器件输出的微弱信号经第一斩 波器和第二斩波器调制到高频段后，经第一运算放大器放大;再由第三斩波器和第四斩波 器将放大后的信号调制到低频段，并将第一运算放大器产生的噪声和失调电压调制到高频 段后，经第一滤波器将信号中高频段的谐波分量滤除，清除信号中的噪声以及失调电压等 干扰因素，提高信号的信噪比。并且，因为在理想情况下，第一斩波器、第二斩波器、第三斩 波器和第四斩波器产生的斩波波纹的平均能量为零，由斩波波纹引起的第一运算放大器形 成的残余失调被清除。本发明实施例提供的微弱信号读出电路，能够减小由斩波器中开关 器件的电荷注入效应而产生的失调电压，有效的降低了噪声和失调电压对微弱信号读出的 影响，提高了处理后信号的信噪比，提升了信号处理系统的精度。
【附图说明】
[0077] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其它的附图。
[0078] 图1为现有的微弱信号读出电路的电路拓扑图；
[0079]图2为现有的微弱信号读出电路中Vin、Vy、Vo和Vout的电压图；
[0080] 图3为本发明提供的微弱信号读出电路的实施例一的示意图；
[0081] 图4为本发明提供的微弱信号读出电路的实施例二的示意图；
[0082] 图5(a)为本发明提供的微弱信号读出电路的第一斩波器和第四斩波器的示意图；
[0083] 图5(b)为本发明提供的微弱信号读出电路的第二斩波器和第三斩波器的示意图；
[0084] 图6为本发明提供的微弱信号读出电路的实施例三的示意图；
[0085] 图7为本发明提供的微弱信号读出电路中开关电容滤波器的电路拓扑图；
[0086] 图8为本发明提供的微弱信号读出电路的实施例四的示意图。
【具体实施方式】
[0087] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的 附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本 发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在 没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0088] 可以理解的是，本发明提供的微弱信号读出电路不仅能够用于读取传感器输出的 微弱信号，还可以用于其它微弱信号的读出。
[0089] 实施例一：
[0090] 参见图3,该图为本发明提供的微弱信号读出电路的实施例一的示意图。
[0091] 本实施例提供的微弱信号读出电路，包括:斩波放大电路500;
[0092]所述斩波放大电路500,包括:第一斩波器501、第二斩波器502、第三斩波器503、第 四斩波器504和第一运算放大器0PA1;
[0093]所述第一斩波器501的输入端连接微弱信号，所述第一斩波器501的输出端的正极 连接所述第二斩波器502的输入端的正极，所述第一斩波器501的输出端的负极连接所述第 二斩波器502的输入端的负极；
[0094]所述第二斩波器502的输出端的正极连接所述第一运算放大器0PA1的正相输入 端，所述第二斩波器502的输出端的负极连接所述第一运算放大器0PA1的反相输入端； [0095]由于第一运算放大器0PA1产生的噪声和失调电压与微弱信号的频率接近，无法直 接使用滤波器滤除，影响对微弱电压的读出。因此，在运算放大器0PA1前，使用第一斩波器 501和第二斩波器502将微弱信号调制到高频段，使之与第一运算放大器0PA1产生的低频噪 声以及失调电压等干扰因素分离。此时，微弱信号位于高频段，而噪声以及失调电压位于低 频段。
[0096]所述第一运算放大器0PA1的正相输出端连接所述第三斩波器503的输入端的负 极，所述第一运算放大器0PA1的反相输出端连接所述第三斩波器503的输入端的正极；
[0097]可以理解的是，为了使传感器等输出微弱信号的器件的输出信号易于读出，需使 用第一运算放大器0PA1将微弱信号放大。第一运算放大器0PA1的变比可根据实际使用情况 设定。
[0098]第一运算放大器0PA1为双端输入双端输出的全差分结构，例如，折叠共源共栅放 大器。
[0099]所述第三斩波器503的输出端的正极连接所述第四斩波器504的输入端的正极，所 述第三斩波器503的输出端的负极连接所述第四斩波器504的输入端的负极；
[0100]所述第四斩波器504的输出端连接第一滤波电路600;
[0101]需要说明的是，第三斩波器503和第四斩波器504将调制到高频段的信号还原至低 频段的同时，将低频段的噪声以及失调电压调制到高频段。第四斩波器504输出的信号经第 一滤波电路600将高频段的噪声以及失调电压等干扰因素滤除，输出的信号信噪比高。
[0102] 此外，由于第一斩波器501和第二斩波器502的电荷注入效应会使斩波后的信号出 现斩波波纹。而斩波波纹会使第一运算放大器0PA1输出更大的残余失调。并且该残余失调 与斩波后的信号频率相近，第一滤波电路600无法滤除。因此，在第一运算放大器0PA1后连 接第三斩波器503和第四斩波器504还用于清除由第一斩波器501和第二斩波器502产生的 斩波波纹。
[0103] 所述第一斩波器501的控制端和所述第四斩波器504的控制端连接第一斩波信号 (pci;
[0104] 所述第二斩波器502的控制端和所述第三斩波器503的控制端连接第二斩波信号 φο2:;
[0105] 所述第一斩波信号(pci的频率小于所述第二斩波信号tpc2的频率。
[0106] 可以理解的是，第一斩波信号(pel的频率和第二斩波信号(pc2的频率可根据实际 微弱信号读出过程中的调制需要设定。
[0107] 需要说明的是，为保证斩波波纹的平均能量接近于零，第二斩波信号cpc2的频率 /_与第一斩波信号cpcl的频率之间的关系为冬2 '，其中k为大于1的整数。
[0108] 由于控制第一斩波器501的第一斩波信号(pel的频率小于控制第二斩波器的第二 斩波信号(pe2的频率，第一斩波器501产生的斩波波纹远低于第二斩波器502产生的斩波波 纹，第一斩波器501产生的斩波波纹可以忽略。第二斩波器502产生的斩波波纹经第三斩波 器503和第四斩波器504调制后，斩波波纹的平均能量为零，从而由斩波波纹引起的残余失 调为零。此时，由第一斩波器501和第二斩波器502斩波引起的残余失调被清除，传感器等器 件输出的微弱信号被精确放大，放大后的信号精度高、噪声低。
[0109]本实施例提供的微弱信号读出电路，传感器等器件输出的微弱信号经第一斩波器 和第二斩波器调制到高频段后，经第一运算放大器放大;再由第三斩波器和第四斩波器将 放大后的信号调制到低频段，并将第一运算放大器产生的噪声和失调电压调制到高频段 后，经第一滤波器将信号中高频段的谐波分量滤除，清除信号中的噪声以及失调电压等干 扰因素，提高信号的信噪比。并且，因为在理想情况下，第一斩波器、第二斩波器、第三斩波 器和第四斩波器产生的斩波波纹平均能量为零，由斩波波纹引起的第一运算放大器形成的 残余失调被清除。本实施例提供的微弱信号读出电路能够减小由斩波器中开关器件的电荷 注入效应而产生的失调电压，有效的降低了读出电路的噪声和失调电压的影响，提高了处 理后信号的信噪比，提升了信号处理系统的精度。
[0110] 实施例二：
[0111] 参见图4,该图为本发明提供的微弱信号读出电路的实施例二的示意图。相较于图 3,本实施例提供了一种更加具体的微弱信号读出电路的示意图。
[0112] 所述斩波放大电路500，还包括:第二运算放大器0PA2、第三运算放大器0PA3、第一 电阻R1、第二电阻R2、第一电容C1、第二电容C2和第三电容C3;
[0113]所述斩波放大电路500采用负反馈结构，以保证斩波放大电路的增益精确度。
[0114]所述第二运算放大器0PA2的正相输入端连接所述第四斩波器504的输出端的负 极，所述第二运算放大器0PA2的反相输入端连接所述第四斩波器504的输出端的正极，所述 第二运算放大器0PA2的输出端连接所述第三运算放大器0PA3的输入端；
[0115]所述第三运算放大器0PA3的输出端连接所述第一滤波电路600;
[0116]可以理解的是，第二运算放大器0PA2为双端输入单端输出放大结构。第三运算放 大器0PA3为单级共源放大电路，用于缓冲第二运算放大器0PA2的输出信号。
[0117]所述第一电阻R1的第一端连接所述第三运算放大器0PA3的输出端，所述第一电阻 R1的第二端连接所述第一斩波器501的输入端的负极；
[0118]所述第二电阻R2的第一端连接所述第一电阻R1的第二端，所述第二电阻R2的第二 端接地；
[0119]所述第一电容C1的第一端连接所述第二运算放大器0PA2的正相输入端，所述第一 电容C1的第二端接地；
[0120]所述第二电容C2的第一端连接所述第二运算放大器0PA2的反相输入端，所述第二 电容C2的第二端连接所述第三运算放大器0PA3的输出端；
[0121]所述第三电容C3的第一端连接所述第二运算放大器0PA2的输出端，所述第三电容 C3的第二端连接所述第三运算放大器0PA3的输出端。
[0122] 可以理解的是，第二运算放大器0PA2和第三运算放大器0PA3为嵌套式米勒结构。
[0123] 本实施例中的第一电容C1、第二电容C2和第三电容C3可以为多晶硅电容、金属电 容或M0S管电容。第一电容C1、第二电容C2和第三电容C3的类型可以相同也可以不同。
[0124] 需要说明的是，在实际生产应用中，可将上述斩波放大电路500集合在一个运算放 大器内部，使微弱信号读出电路易于集成，并减小读出电路板的体积，节约成本。
[0125] 本发明实施例提供的微弱信号读出电路，通过采用负反馈结构以及嵌套式米勒结 构，保证了斩波放大电路增益的精确度，提高了微弱信号读出电路性能的稳定性，节约了制 作成本。
[0126] 斩波器内部结构：
[0127] 现有的斩波器，包括四个开关器件:第一开关管、第二开关管、第三开关管和第四 开关管；
[0128] 其内部结构如下：
[0129] 第一开关管的输入端连接斩波器的输入端的正极，第一开关管的输出端连接斩波 器的输出端的正极，第一开关管的控制端连接第一信号；
[0130] 第二开关管的输入端连接斩波器的输出端的正极，第二开关管的输出端连接斩波 器的输入端的负极，第二开关管的控制端连接第二信号；
[0131]第三开关管的输入端连接斩波器的输入端的负极，第三开关管的输出端连接斩波 器的输出端的负极，第三开关管的控制端连接第一信号；
[0132] 第四开关管的输入端连接斩波器的输入端的正极，第四开关管的输入端连接斩波 器的输出端的负极，第四开关管的控制端连接第二信号；
[0133] 第一信号与第二信号互补。
[0134] 可以理解的是，斩波器内部开关管的关断状态为:第一开关管和第三开关管导通、 第二开关管和第四开关管关断，或，第一开关管和第三开关管关断、第二开关管和第四开关 管导通。
[0135] 需要说明的是，本发明提供的微弱信号读出电路中，第一斩波器501、第二斩波器 502、第三斩波器503和第四斩波器504的内部结构可以与上述斩波器的内部结构相似，还可 以为下面所述的电路拓扑结构。
[0136] 参见图5(a)，该图为本发明提供的微弱信号读出电路的第一斩波器和第四斩波器 的示意图。下面以第一斩波器为例进行介绍。
[0137] 为进一步降低斩波器中开关器件的电荷注入效等非理想效应对微弱信号读出电 路的信噪比和精度的影响，所述第一斩波器，包括:第一匪0S管匪1、第一PM0S管PM1、第二 NM0S管NM2、第二PM0S管PM2、第三NM0S管NM3、第三PM0S管PM3、第四NM0S管NM4和第四PM0S管 PM4；
[0138] 所述第一匪0S管匪1的漏极连接所述第一斩波器的输入端的正极，所述第一 NM0S 管匪1的源极连接所述第一斩波器的输出端的正极，所述第一 NM0S管匪1的栅极连接第一控 制信号q>l;
[0139] 所述第一 PM0S管PM1的源极连接所述第一 NM0S管匪1的漏极，所述第一 PM0S管PM1 的漏极连接所述第一 NM0S管NM1的源极，所述第一 PM0S管PM1的栅极连接第二控制信号φ2;:
[0140] 可以理解的是，第一 NM0S管匪1和第一 PM0S管ΡΜ1构成CMOS互补开关。CMOS互补开 关导通时电阻较小，可以降低开关的电荷注入效应等非理想效应对微弱信号读出电路的影 口向。第二NM0S管NM2和第二PM0S管PM2、第三NM0S管NM3和第三PM0S管PM3以及第四NM0S管NM4 和第四PM0S管PM4的连接关系与第一匪0S管匪1和第一 PM0S管PM1的连接关系相似，均构成 CMOS互补开关。
[0141] 所述第二匪0S管匪2的漏极连接所述第一斩波器的输出端的正极，所述第二NMOS 管匪2的源极连接所述第一斩波器的输入端的负极，所述第二NM0S管匪2的栅极连接所述第 二控制信号φ2;
[0142] 所述第二PM0S管ΡΜ2的源极连接所述第二NM0S管匪2的漏极，所述第二PM0S管ΡΜ2 的漏极连接所述第二NM0S管ΝΜ2的源极，所述第二PM0S管ΡΜ2的栅极连接所述第一控制信号 φ?;
[0143] 所述第三匪0S管匪3的漏极连接所述第一斩波器的输入端的负极，所述第三NM0S 管匪3的源极连接所述第一斩波器的输出端的负极，所述第三NM0S管匪3的栅极连接所述第 一控制信号φ?;
[0144] 所述第三PM0S管ΡΜ3的源极连接所述第三NM0S管匪3的漏极，所述第三PM0S管ΡΜ3 的漏极连接所述第三NM0S管ΝΜ3的源极，所述第三PM0S管ΡΜ3的栅极连接所述第二控制信号 φ2；
[0145] 所述第四匪0S管匪4的漏极连接所述第一斩波器的输入端的正极，所述第四NM0S 管匪4的源极连接所述第一斩波器的输出端的负极，所述第四NM0S管NM4的栅极连接所述第 二控制信号φ2;
[0146] 所述第四PM0S管ΡΜ4的源极连接所述第四NM0S管匪4的漏极，所述第四PM0S管ΡΜ4 的漏极连接所述第四NM0S管ΝΜ4的源极，所述第四PM0S管ΡΜ4的栅极连接所述第一控制信号 φ?;
[0147] 所述第一控制信号φ?为所述第一斩波信号；
[0148]所述第二控制信号φ2的频率和所述第一控制信号φ?的频率相同，且所述第二控 制信号φ:2和所述第一控制信号φ?的相位差为(2Ν+1)π，其中Ν为大于等于零的整数；
[0149]可以理解的是，第一控制信号φ?与第二控制信号φ2为互补信号。
[0150]所述第四斩波器的内部结构与所述第一斩波器的内部结构相同；
[0151]所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。
[0152] 参见图5(b)，该图为本发明提供的微弱信号读出电路的第二斩波器和第三斩波器 的示意图。下面以第二斩波器为例进行介绍。
[0153] 可以理解的是，第二斩波器的内部结构和第一斩波器的内部结构相同，而第二斩 波器的控制信号和第一斩波器的控制信号不同。
[0154] 所述第二斩波器，包括：第五匪0S管匪5、第五PM0S管ΡΜ5、第六NM0S管ΝΜ6、第六 PM0S管ΡΜ6、第七NM0S管ΝΜ7、第七PM0S管ΡΜ7、第八NM0S管ΝΜ8和第八PM0S管ΡΜ8;
[0155] 所述第五匪0S管匪5的漏极连接所述第二斩波器的输入端的正极，所述第五NM0S 管匪5的源极连接所述第二斩波器的输出端的正极，所述第五NM0S管匪5的栅极连接第三控 制信号φ3;
[0156] 所述第五PM0S管ΡΜ5的源极连接所述第五NM0S管匪5的漏极，所述第五PM0S管ΡΜ5 的漏极连接所述第五NM0S管ΝΜ5的源极，所述第五PM0S管ΡΜ5的栅极连接第四控制信号φ4;
[0157] 所述第六匪0S管匪6的漏极连接所述第二斩波器的输出端的正极，所述第六NM0S 管匪6的源极连接所述第二斩波器的输入端的负极，所述第六NMOS管匪6的栅极连接所述第 四控制信号φ4;
[0158] 所述第六PM0S管ΡΜ6的源极连接所述第六NM0S管匪6的漏极，所述第六PM0S管ΡΜ6 的漏极连接所述第六NM0S管ΝΜ6的源极，所述第六PM0S管ΡΜ6的栅极连接所述第三控制信号 φο3;
[0159] 所述第七匪0S管匪7的漏极连接所述第二斩波器的输入端的负极，所述第七NM0S 管匪7的源极连接所述第二斩波器的输出端的负极，所述第七NM0S管匪7的栅极连接所述第 三控制信号φ3;
[0160] 所述第七PM0S管ΡΜ7的源极连接所述第七NM0S管匪7的漏极，所述第七PM0S管ΡΜ7 的漏极连接所述第七NM0S管ΝΜ7的源极，所述第七PM0S管ΡΜ7的栅极连接所述第四控制信号 φ4；
[0161] 所述第八匪0S管匪8的漏极连接所述第二斩波器的输入端的正极，所述第八NM0S 管匪8的源极连接所述第二斩波器的输出端的负极，所述第八NM0S管匪8的栅极连接所述第 四控制信号φ4;
[0162] 所述第八PM0S管ΡΜ8的源极连接所述第八NM0S管匪8的漏极，所述第八PM0S管ΡΜ8 的漏极连接所述第八NM0S管ΝΜ8的源极，所述第八PM0S管ΡΜ8的栅极连接所述第三控制信号 φ3;
[0163] 所述第三控制信号φ3为所述第二斩波信号；
[0164] 所述第四控制信号φ4的频率和所述第三控制信号φ3的频率相同，且所述第四控 制信号φ4和所述第三控制信号φ3的相位差为(2Ν+1)π，其中Ν为大于等于零的整数；
[0165] 可以理解的是，第三控制信号φ3与第四控制信号cp4为互补信号。
[0166] 所述第三斩波器的内部结构与所述第二斩波器的内部结构相同；
[0167] 所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。
[0168] 第一斩波器和第四斩波器的内部结构以及控制方法均相同，而第二斩波器和第三 斩波器的内部结构以及控制方法均相同。
[0169] 本实施例提供的微弱信号读出电路，采用CMOS工艺制作，能够有效降低运算放大 器的噪声以及失调电压对信号读出精度的影响，提高处理后信号的信噪比，提升信号处理 系统的精度，易于集成，稳定可靠。
[0170] 实施例三：
[0171] 参见图6,该图为本发明提供的微弱信号读出电路的实施例三的示意图。
[0172] 本实施例提供的微弱信号读出电路，还包括:第一滤波电路600;
[0173]所述第一滤波电路600,用于滤除所述斩波放大电路500的输出信号中频率大于第 一预设频率的谐波分量；
[0174]所述第一预设频率大于所述微弱信号的频率。
[0175] 第一滤波电路600能够滤除所述斩波放大电路500的输出信号中的噪声以及失调 电压。
[0176] 可以理解的是，有很多种结构的滤波电路拓扑均能够起到上述滤波作用。下面将 介绍其中一种滤波电路的拓扑结构，其他电路拓扑结构在此不再一一赘述。
[0177] 为了使第一滤波电路600的截止频率较低，进而有效的去除被调制到高频段的噪 声和失调电压，第一滤波电路600可以为多路反馈低通电路拓扑结构。
[0178] 所述第一滤波电路600,包括:第一滤波网络601、第二滤波网络602和第三滤波网 络603;还包括:第四电容C4、第五电容C5和第四运算放大器0PA4;
[0179]所述第一滤波网络601的输入端连接所述斩波放大电路500的输出端，所述第一滤 波网络601的输出端经所述第三滤波网络603连接所述第四运算放大器0PA4的反相输入端； [0180]所述第二滤波网络602的输入端连接所述第一滤波网络601的输出端，所述第二滤 波网络602的输出端连接所述第四运算放大器0PA4的输出端；
[0181]所述第四电容C4的第一端连接所述第一滤波网络601的输出端，所述第四电容C4 的第二端接地；
[0182]所述第五电容C5的第一端连接所述第四运算放大器0PA4的反相输入端，所述第五 电容C5的第二端连接所述第四运算放大器0PA4的输出端；
[0183]所述第四运算放大器0PA4的正相输入端交流接地。
[0184] 本实施例中的第四电容C4和第五电容C5可以为多晶硅电容、金属电容或M0S管电 容。第四电容C4和第五电容C5的类型可以相同也可以不同。
[0185] 第一滤波电路600可以为连续时间有源RC滤波器，即所述第一滤波网络601、所述 第二滤波网络602和所述第三滤波网络603可以为电阻。该电阻可以为多晶硅电阻、金属电 阻、M0S管电阻或阱电阻。可以理解的是，第一滤波网络601、所述第二滤波网络602和所述第 三滤波网络603使用的电阻类型可以相同也可以不同。
[0186] 参见图7,该图为本发明提供的微弱信号读出电路中开关电容滤波器的电路拓扑 图。
[0187] 可以理解的是，由于滤波器的截止频率与R、C成反比，其中R为滤波用电阻的阻值、 C为滤波用电容的容值，为了使第一滤波电路获得较低的截止频率，需使用阻值较大的电 阻。但是，大阻值的电阻，其面积也较大，会致使单片集成后的微弱信号读出电路板的面积 过大。
[0188] 因此，为了降低第一滤波电路所占的面积，进而减小微弱信号读出电路板的面积， 所述第一滤波网络、所述第二滤波网络和所述第三滤波网络可以采用开关电容滤波器结 构。下面将以第一滤波网络为例介绍开关电容滤波器的电路拓扑结构。
[0189] 所述第一滤波网络，包括:第九匪0S管匪9、第十NM0S管匪10、第^^一NM0S管匪11、 第十二NM0S管匪12和第六电容C6;
[0190] 所述第九匪0S管匪9的漏极连接所述第一滤波网络的输入端，所述第九匪0S管匪9 的源极经所述第六电容C6连接所述第十NM0S管NM10的漏极，所述第九NM0S管NM9的栅极连 接第五时钟信号φ5;
[0191] 所述第十匪0S管匪10的源极连接所述第一滤波网络的输出端，所述第十匪0S管 NM1 〇的栅极连接所述第五时钟信号φ5;
[0192] 所述第十一匪0S管匪11的漏极连接所述第九匪0S管匪9的源极，所述第^^一匪0S 管NM11的源极接地，所述第十一NM0S管NM11的栅极连接第六时钟信号φ6;
[0193] 所述第十二NM0S管匪12的漏极连接所述第十NM0S管匪10的漏极，所述第十二NM0S 管NM12的源极接地，所述第十二NMOS管NM12的栅极连接所述第六时钟信号φ6:;
[0194] 所述第五时钟信号φ5和所述第六时钟信号φ6为非交叠时钟信号；
[0195] 需要说明的是，当所述第五时钟信号q>5和所述第六时钟信号(ρ6的频率远大于微 弱信号的频率时，开关电容构成的离散时间滤波器的频率响应近似于连续时间有源RC滤波 器的频率响应。
[0196] 为进一步降低第一滤波电路所占的面积，所述第二滤波网络的内部结构与所述第 一滤波网络的内部结构相同；
[0197] 所述第二滤波网络的控制方法与所述第一滤波网络的控制方法相同；
[0198] 所述第三滤波网络的内部结构与所述第一滤波网络的内部结构相同；
[0199] 所述第三滤波网络的控制方法与所述第一滤波网络的控制方法相同。
[0200] 本实施例提供的微弱信号读出电路，由开关电容滤波器构成第一滤波电路，使第 一滤波电路的截止频率较低的同时减小其在微弱信号读出电路中占用的面积，有效的去除 被调制到高频的噪声和失调电压，减小了微弱信号读出电路的面积，节约了制作成本。 [0201]实施例四：
[0202]参见图8,该图为本发明提供的微弱信号读出电路的实施例四的示意图。
[0203]为进一步去除噪音对微弱信号读出的影响，本实施例提供的微弱信号读出电路， 还包括:第二滤波电路700;
[0204]所述第二滤波电路700,用于滤除所述微弱信号中的高频噪声，并将滤除高频噪声 后的信号输出至所述斩波放大电路500。
[0205]微弱信号经第二滤波电路700、斩波放大电路500和第一滤波电路600,能过滤除信 号中的高频噪声、低频噪声以及失调电压，提高了微弱信号读出电路处理后信号的信噪比。 [0206]下面将介绍其中一种第二滤波电路700的实现结构。可以理解的是，第二滤波电路 700还可以为其他能够完成上述作用的电路拓扑，在此不再一一赘述。
[0207] 所述第二滤波电路700,包括:第三电阻R3和第七电容C7;
[0208]所述第三电阻R3的第一端连接所述微弱信号，所述第三电阻R3的第二端连接所述 斩波放大电路500的输入端的正极；
[0209] 所述第七电容C7的第一端连接所述第三电阻R3的第二端，所述第七电容C7的第二 端接地。
[0210] 本实施例提供的微弱信号读出电路，先通过第二滤波电路将微弱信号中的高频噪 声滤除，再由斩波放大电路和第一滤波电路滤除低频噪声和失调电压，降低了由斩波波纹 引起的残余失调，提高了微弱信号读出电路处理后信号的信噪比，提升了信号处理系统的 精度。
[0211] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人 员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明 技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离 本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同 变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1. 一种微弱信号读出电路，其特征在于，包括:斩波放大电路； 所述斩波放大电路，包括:第一斩波器、第二斩波器、第三斩波器、第四斩波器和第一运 算放大器； 所述第一斩波器的输入端连接微弱信号，所述第一斩波器的输出端的正极连接所述第 二斩波器的输入端的正极，所述第一斩波器的输出端的负极连接所述第二斩波器的输入端 的负极； 所述第二斩波器的输出端的正极连接所述第一运算放大器的正相输入端，所述第二斩 波器的输出端的负极连接所述第一运算放大器的反相输入端； 所述第一运算放大器的正相输出端连接所述第三斩波器的输入端的负极，所述第一运 算放大器的反相输出端连接所述第三斩波器的输入端的正极； 所述第三斩波器的输出端的正极连接所述第四斩波器的输入端的正极，所述第三斩波 器的输出端的负极连接所述第四斩波器的输入端的负极； 所述第四斩波器的输出端连接第一滤波电路； 所述第一斩波器的控制端和所述第四斩波器的控制端连接第一斩波信号； 所述第二斩波器的控制端和所述第三斩波器的控制端连接第二斩波信号； 所述第一斩波信号的频率小于所述第二斩波信号的频率。2. 根据权利要求1所述的微弱信号读出电路，其特征在于，所述斩波放大电路，还包括： 第二运算放大器、第三运算放大器、第一电阻、第二电阻、第一电容、第二电容和第三电容； 所述第二运算放大器的正相输入端连接所述第四斩波器的输出端的负极，所述第二运 算放大器的反相输入端连接所述第四斩波器的输出端的正极，所述第二运算放大器的输出 端连接所述第三运算放大器的输入端； 所述第三运算放大器的输出端连接所述第一滤波电路； 所述第一电阻的第一端连接所述第三运算放大器的输出端，所述第一电阻的第二端连 接所述第一斩波器的输入端的负极； 所述第二电阻的第一端连接所述第一电阻的第二端，所述第二电阻的第二端接地； 所述第一电容的第一端连接所述第二运算放大器的正相输入端，所述第一电容的第二 端接地； 所述第二电容的第一端连接所述第二运算放大器的反相输入端，所述第二电容的第二 端连接所述第三运算放大器的输出端； 所述第三电容的第一端连接所述第二运算放大器的输出端，所述第三电容的第二端连 接所述第三运算放大器的输出端。3. 根据权利要求1所述的微弱信号读取电路，其特征在于，所述第一斩波器，包括:第一 NMOS管、第一 PMOS管、第二NMOS管、第二PMOS管、第三NMOS管、第三PMOS管、第四NMOS管和第 四PMOS管； 所述第一匪OS管的漏极连接所述第一斩波器的输入端的正极，所述第一 NMOS管的源极 连接所述第一斩波器的输出端的正极，所述第一 NMOS管的栅极连接第一控制信号； 所述第一 PMOS管的源极连接所述第一匪OS管的漏极，所述第一 PMOS管的漏极连接所述 第一 NMOS管的源极，所述第一 PMOS管的栅极连接第二控制信号； 所述第二匪OS管的漏极连接所述第一斩波器的输出端的正极，所述第二NMOS管的源极 连接所述第一斩波器的输入端的负极，所述第二NMOS管的栅极连接所述第二控制信号； 所述第二PMOS管的源极连接所述第二匪OS管的漏极，所述第二PMOS管的漏极连接所述 第二NMOS管的源极，所述第二PMOS管的栅极连接所述第一控制信号； 所述第三匪OS管的漏极连接所述第一斩波器的输入端的负极，所述第三NMOS管的源极 连接所述第一斩波器的输出端的负极，所述第三NMOS管的栅极连接所述第一控制信号； 所述第三PMOS管的源极连接所述第三匪OS管的漏极，所述第三PMOS管的漏极连接所述 第三NMOS管的源极，所述第三PMOS管的栅极连接所述第二控制信号； 所述第四匪OS管的漏极连接所述第一斩波器的输入端的正极，所述第四NMOS管的源极 连接所述第一斩波器的输出端的负极，所述第四NMOS管的栅极连接所述第二控制信号； 所述第四PMOS管的源极连接所述第四NMOS管的漏极，所述第四PMOS管的漏极连接所述 第四NMOS管的源极，所述第四PMOS管的栅极连接所述第一控制信号； 所述第一控制信号为所述第一斩波信号； 所述第二控制信号的频率和所述第一控制信号的频率相同，且所述第二控制信号和所 述第一控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数； 所述第四斩波器的内部结构与所述第一斩波器的内部结构相同； 所述第四斩波器的控制方法与所述第一斩波器的控制方法相同。4.根据权利要求1所述的微弱信号读取电路，其特征在于，所述第二斩波器，包括:第五 NMOS管、第五PMOS管、第六NMOS管、第六PMOS管、第七NMOS管、第七PMOS管、第八NMOS管和第 八PMOS管； 所述第五匪OS管的漏极连接所述第二斩波器的输入端的正极，所述第五NMOS管的源极 连接所述第二斩波器的输出端的正极，所述第五NMOS管的栅极连接第三控制信号； 所述第五PMOS管的源极连接所述第五匪OS管的漏极，所述第五PMOS管的漏极连接所述 第五NMOS管的源极，所述第五PMOS管的栅极连接第四控制信号； 所述第六NMOS管的漏极连接所述第二斩波器的输出端的正极，所述第六NMOS管的源极 连接所述第二斩波器的输入端的负极，所述第六NMOS管的栅极连接所述第四控制信号； 所述第六PMOS管的源极连接所述第六NMOS管的漏极，所述第六PMOS管的漏极连接所述 第六NMOS管的源极，所述第六PMOS管的栅极连接所述第三控制信号； 所述第七匪OS管的漏极连接所述第二斩波器的输入端的负极，所述第七NMOS管的源极 连接所述第二斩波器的输出端的负极，所述第七NMOS管的栅极连接所述第三控制信号； 所述第七PMOS管的源极连接所述第七匪OS管的漏极，所述第七PMOS管的漏极连接所述 第七NMOS管的源极，所述第七PMOS管的栅极连接所述第四控制信号； 所述第八匪OS管的漏极连接所述第二斩波器的输入端的正极，所述第八NMOS管的源极 连接所述第二斩波器的输出端的负极，所述第八NMOS管的栅极连接所述第四控制信号； 所述第八PMOS管的源极连接所述第八匪OS管的漏极，所述第八PMOS管的漏极连接所述 第八NMOS管的源极，所述第八PMOS管的栅极连接所述第三控制信号； 所述第三控制信号为所述第二斩波信号； 所述第四控制信号的频率和所述第三控制信号的频率相同，且所述第四控制信号和所 述第三控制信号的相位差为(2Ν+1)π，其中N为大于等于零的整数； 所述第三斩波器的内部结构与所述第二斩波器的内部结构相同； 所述第三斩波器的控制方法与所述第二斩波器的控制方法相同。5. 根据权利要求1所述的微弱信号读出电路，其特征在于，还包括:第一滤波电路； 所述第一滤波电路，用于滤除所述斩波放大电路的输出信号中频率大于第一预设频率 的谐波分量； 所述第一预设频率大于所述微弱信号的频率。6. 根据权利要求5所述的微弱信号读出电路，其特征在于，所述第一滤波电路，包括:第 一滤波网络、第二滤波网络和第三滤波网络;还包括:第四电容、第五电容和第四运算放大 器； 所述第一滤波网络的输入端连接所述斩波放大电路的输出端，所述第一滤波网络的输 出端经所述第三滤波网络连接所述第四运算放大器的反相输入端； 所述第二滤波网络的输入端连接所述第一滤波网络的输出端，所述第二滤波网络的输 出端连接所述第四运算放大器的输出端； 所述第四电容的第一端连接所述第一滤波网络的输出端，所述第四电容的第二端接 地； 所述第五电容的第一端连接所述第四运算放大器的反相输入端，所述第五电容的第二 端连接所述第四运算放大器的输出端； 所述第四运算放大器的正相输入端交流接地。7. 根据权利要求6所述的微弱信号读出电路，其特征在于， 所述第一滤波网络、所述第二滤波网络和所述第三滤波网络为电阻。8. 根据权利要求6所述的微弱信号读出电路，其特征在于，所述第一滤波网络，包括:第 九NMOS管、第十NMOS管、第^^一NMOS管、第十二NMOS管和第六电容； 所述第九匪OS管的漏极连接所述第一滤波网络的输入端，所述第九NMOS管的源极经所 述第六电容连接所述第十NMOS管的漏极，所述第九NMOS管的栅极连接第五时钟信号； 所述第十匪OS管的源极连接所述第一滤波网络的输出端，所述第十NMOS管的栅极连接 所述第五时钟信号； 所述第十一匪OS管的漏极连接所述第九匪OS管的源极，所述第十一匪OS管的源极接 地，所述第十一NMOS管的栅极连接第六时钟信号； 所述第十二匪OS管的漏极连接所述第十匪OS管的漏极，所述第十二匪OS管的源极接 地，所述第十二NMOS管的栅极连接所述第六时钟信号； 所述第五时钟信号和所述第六时钟信号为非交叠时钟信号； 所述第二滤波网络的内部结构与所述第一滤波网络的内部结构相同； 所述第二滤波网络的控制方法与所述第一滤波网络的控制方法相同； 所述第三滤波网络的内部结构与所述第一滤波网络的内部结构相同； 所述第三滤波网络的控制方法与所述第一滤波网络的控制方法相同。9. 根据权利要求1所述的微弱信号读出电路，其特征在于，还包括:第二滤波电路； 所述第二滤波电路，用于滤除所述微弱信号中的高频噪声，并将滤除高频噪声后的信 号输出至所述斩波放大电路。10. 根据权利要求9所述的微弱信号读出电路，其特征在于，所述第二滤波电路，包括： 第三电阻和第七电容； 所述第三电阻的第一端连接所述微弱信号，所述第三电阻的第二端连接所述斩波放大 电路的输入端的正极； 所述第七电容的第一端连接所述第三电阻的第二端，所述第七电容的第二端接地。
【文档编号】H03K19/0175GK105897248SQ201610192403
【公开日】2016年8月24日
【申请日】2016年3月30日
【发明人】何青, 王玮冰, 李佳, 侯影, 孙业超
【申请人】中国科学院微电子研究所