跨导放大器的制造方法
【专利摘要】本发明提供一种跨导放大器，包括依次连接的输入电路、增益电路和输出电路，其中增益电路包括由多个MOS管组成的MOS管阵列，在MOS管阵列中每两个相邻列之间对应MOS管的栅极连接，且在每列MOS管中各个MOS管依次连接，在MOS管阵列的输出列中MOS管的非对称连接点与输出电路的输出端之间设置有补偿电容。通过本发明，相比于传统频率补偿技术，可以在通过增大补偿电容的容值来降低跨导放大器主极点频率的同时，避免跨导放大器的右半平面零点的频率也会随之降低，从而可以增大跨导放大器主极点频率与右半平面零点频率的距离，从而由此可以降低频率补偿时对跨导放大器频率特性的影响，提高跨导放大器的单位增益带宽，解决跨导放大器可能出现不稳定的问题。
【专利说明】
跨导放大器
技术领域
[0001] 本发明属于模拟或数模混合集成电路领域，具体涉及一种跨导放大器。
【背景技术】
[0002] 近年来，随着集成电路设计技术的不断发展，跨导放大器越来越多的应用在模拟 集成电路设计领域。为了获得较大的相位裕度，通常会对跨导放大器进行频率补偿，传统的 频率补偿技术是采用降低跨导放大器主极点频率的方式。具体地，跨导放大器通常包括输 入电路、增益电路和输出电路。现有技术中，通常在增益电路的输出端与输出电路的输出端 之间设置补偿电容，通过增大补偿电容的容值来降低跨导放大器主极点频率。
[0003] 然而，在降低跨导放大器主极点频率的同时，跨导放大器的右半平面零点的频率 也会降低，当跨导放大器的主极点频率与右半平面零点频率距离过小时，将会影响跨导放 大器的频率特性，从而大大降低跨导放大器的单位增益带宽，且跨导放大器可能出现不稳 定的问题。
【发明内容】
[0004] 本发明提供一种跨导放大器，以解决在对跨导放大器进行频率补偿时存在的单位 增益带宽较低，以及跨导放大器不稳定的问题。
[0005] 根据本发明实施例的第一方面，提供一种跨导放大器，包括依次连接的输入电路、 增益电路和输出电路，其中所述增益电路包括由多个MOS管组成的MOS管阵列，在所述MOS管 阵列中每两个相邻列之间对应MOS管的栅极连接，且在每列MOS管中各个MOS管依次连接，在 所述MOS管阵列的输出列中MOS管的非对称连接点与所述输出电路的输出端之间设置有补 偿电容。
[0006] 在一种可选的实现方式中，所述输出电路包括导通特性相反的两个MOS管，其中一 个MOS管的栅极连接到所述MOS管阵列的输出列中MOS管的对称连接点，另一个MOS管的栅极 通过偏置电路连接到所述输出列中与所述对称连接点连接的MOS管的另一端，所述偏置电 路还用于连接对应的偏置电源，且所述两个MOS管的连接点为所述输出电路的输出端。
[0007] 在另一种可选的实现方式中，所述偏置电路包括第一电容和第一电阻，所述另一 个MOS管的栅极通过所述第一电容连接到所述输出列中与所述对称连接点连接的MOS管的 另一端，且通过所述第一电阻连接对应的偏置电源。
[0008] 在另一种可选的实现方式中，所述MOS管阵列中第一列MOS管包括第一PMOS管、第 二PMOS管、第一 NMOS管和第二NMOS管，所述MOS管阵列中第二列MOS管包括第三PMOS管、第四 PMOS管、第三NMOS管和第四NMOS管，其中在第一列MOS管中所述第一PMOS管的源极连接对应 的偏置电源且漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连接所述第一 NMOS 管的漏极，所述第一匪OS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接 地；
[0009] 在第二列MOS管中所述第三PMOS管的源极连接对应的偏置电源且漏极连接所述第 四PMOS管的源极，所述第四PMOS管的漏极连接所述第三匪OS管的漏极，所述第三匪OS管的 源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地；
[0010] 所述第一 PMOS管与所述第三PMOS管的栅极连接点与所述第二PMOS管的漏极连接， 所述第二PMOS管与所述第四PMOS管的栅极连接点与对应的偏置电源连接，所述第一 NMOS管 与所述第三NMOS管的栅极连接点与对应的偏置电源连接，所述第二NMOS管与所述第四NMOS 管的栅极连接点与对应的偏置电源连接。
[0011] 在另一种可选的实现方式中，所述第三PMOS管的漏极与所述第四PMOS管的源极的 连接节点，或者所述第三NMOS管的源极与所述第四NMOS管的漏极的连接节点为所述非对称 连接点;所述第四PMOS管的漏极与所述第三NMOS管的漏极的连接节点为所述对称连接点。
[0012] 在另一种可选的实现方式中，所述输入电路包括第五PMOS管、第六PMOS管和尾电 流源，其中所述第五PMOS管和所述第六PMOS管的栅极作为信号输入端，所述第五PMOS管和 所述第六PMOS管的源极通过所述尾电流源与工作电源连接，所述第五PMOS管的漏极连接所 述第一NMOS管的源极与所述第二NMOS管的漏极的连接节点，所述第六PMOS管的漏极连接所 述第三NMOS管的源极与所述第四NMOS管的漏极的连接节点。
[0013]在另一种可选的实现方式中，所述输出电路包括第七PMOS管和第五匪OS管，其中 所述第七PMOS管栅极连接所述对称连接点，源极连接工作电源，且漏极连接所述第五NMOS 管的漏极;所述第五NMOS管的源极接地，栅极通过偏置电路连接到所述输出列中与所述对 称连接点连接的MOS管的另一端，所述偏置电路还用于连接对应的偏置电源，且所述第七 PMOS管漏极与所述第五NMOS管的漏极的连接点为所述输出电路的输出端。
[0014] 本发明的有益效果是：
[0015] 1、本发明通过将补偿电容设置在MOS管阵列的输出列中MOS管的非对称连接点与 输出电路的输出端之间，而非设置在MOS管阵列输出列的对称连接点（即增益电路的输出 端)与输出电路的输出端之间，相比于传统频率补偿技术，可以在通过增大补偿电容的容值 来降低跨导放大器主极点频率的同时，避免跨导放大器的右半平面零点的频率也会随之降 低，从而可以增大跨导放大器主极点频率与右半平面零点频率的距离，从而由此可以降低 频率补偿时对跨导放大器频率特性的影响，提高跨导放大器的单位增益带宽，解决跨导放 大器可能出现不稳定的问题；
[0016] 2、本发明通过将输出电路中另一 MOS管的栅极通过偏置电路连接到MOS管阵列的 输出列中与对称连接点01连接的MOS管的另一端，而非直接连接固定偏置电源，可以提高跨 导放大器的下拉速度，从而可以提高跨导放大器的电压摆率；
[0017] 3、本发明通过采用本专利中提供的由8个MOS管组成的MOS管阵列作为增益电路， 不仅可以为跨导放大器提供较高的增益，而且还可以提高该增益电路自身的电压裕度；
[0018] 4、本发明通过采用本专利中提供的输入电路，可以有效地增加输入信号的幅度。
【附图说明】
[0019] 图1是本发明跨导放大器的一个实施例电路示意图；
[0020]图2是本发明跨导放大器的另一个实施例电路示意图；
[0021 ]图3是本发明跨导放大器的另一个实施例电路示意图；
[0022]图4是本发明跨导放大器输入大信号时输出响应速度随第一电容与第二电阻乘积 变化的不意图；
[0023] 图5是本发明跨导放大器输入大信号时输出响应速度与现有技术的比较示意图；
[0024] 图6是本发明跨导放大器的频率特性随补偿电容的容值变化的示意图；
[0025] 图7是传统频率补偿技术与本专利频率补偿技术的频率特性比较示意图。
【具体实施方式】
[0026] 为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实 施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方 案作进一步详细的说明。
[0027] 在本发明的描述中，除非另有规定和限定，需要说明的是，术语"连接"应做广义理 解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可 以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述 术语的具体含义。
[0028] 参见图1，为本发明跨导放大器的一个实施例电路示意图。该跨导放大器可以包括 依次连接的输入电路110、增益电路120和输出电路130,其中增益电路120可以包括由多个 MOS管组成的MOS管阵列，在该MOS管阵列中每相邻列之间对应MOS管的栅极连接点与对应的 偏置电源连接，且在每列MOS管中各个MOS管依次连接，在MOS管阵列的输出列中MOS管的非 对称连接点与输出电路130的输出端之间设置有补偿电容。
[0029]本实施例中，MOS管阵列中与输出电路130的输入端连接的一列可以被称为MOS管 阵列的输出列。另外，MOS管阵列的输出列中可以包括偶数个MOS管，当将输出列中偶数个 MOS管按顺序平均划分为两部分时，前半部分MOS管与后半部分MOS管的连接点可以被称为 对称连接点01，也可以被称为增益电路的输出端，而前半部分和后半部分中各个MOS管之间 的连接点可以被称为非对称连接点。本发明通过将补偿电容设置在MOS管阵列的输出列中 MOS管的非对称连接点与输出电路的输出端之间，而非设置在MOS管阵列输出列的对称连接 点（即增益电路的输出端）与输出电路的输出端之间，相比于传统频率补偿技术，可以在通 过增大补偿电容的容值来降低跨导放大器主极点频率的同时，避免提高跨导放大器的右半 平面零点的频率也会随之降低，从而可以增大跨导放大器主极点频率与右半平面零点频率 的距离，从而由此可以降低频率补偿时对跨导放大器频率特性的影响，提高跨导放大器的 单位增益带宽，解决跨导放大器可能出现不稳定的问题。
[0030] 参见图2,为本发明跨导放大器的另一个实施例电路示意图。图2与图1所示跨导放 大器的区别在于，还包括偏置电路210,且输出电路130可以包括依次连接的导通特性相反 的两个MOS管，其中一个MOS管的栅极连接到MOS管阵列的输出列中MOS管的对称连接点01， 另一个MOS管的栅极连接到MOS管阵列的输出列中与该对称连接点连接的MOS管的另一端， 偏置电路210还可以用于连接对应的偏置电源，且这两个MOS管的连接点02为输出电路130 的输出端。
[0031] 本实施例中，该偏置电路210可以包括第一电容Cl和第一电阻Rl，输出电路130中 该另一个MOS管的栅极可以通过该第一电容Cl连接到输出列中与对称连接点01连接的MOS 管的另一端，且可以通过第二电阻Rl连接对应的偏置电源。经研究发现，现有技术中，通常 将输出电路中一个MOS管的栅极连接增益电路的输出端（即对称连接点01 )，另一MOS管的栅 极连接固定偏置电压，这样在跨导放大器输入大信号的情况下，跨导放大器的下拉速度将 受到限制，从而可能会降低跨导放大器的电压摆率。本发明通过将输出电路中另一 MOS管的 栅极通过偏置电路连接到MOS管阵列的输出列中与对称连接点01连接MOS管的另一端，而非 直接连接固定偏置电源，可以提高跨导放大器的下拉速度，从而可以提高跨导放大器的电 压摆率。
[0032]下面以跨导放大器中与输出电路连接的增益电路中MOS管阵列包括8个MOS管为例 来详细说明跨导放大器的工作原理。
[0033] 如图3所示，跨导放大器可以包括输入电路110、增益电路120和输出电路130,其中 增益电路120的MOS管阵列中第一列MOS管可以包括第一PMOS管PMl、第二PMOS管PM2、第一 NMOS管NMl和第二NMOS管NM2，MOS管阵列中第二列MOS管可以包括第三PMOS管PM3、第四PMOS 管PM4、第三匪OS管匪3和第四NMOS管NM4，其中在第一列MOS管中第一 PMOS管PMl的源极连接 电源vdd且漏极连接第二PMOS管PM2的源极，第二PMOS管PM2的漏极连接第一 NMOS管NMl的漏 极，第一匪OS管匪1的源极连接第二NMOS管匪2的漏极，第二匪OS管匪2的源极接地。在第二 列MOS管中第三PMOS管PM3的源极连接电源vdd且漏极连接第四PMOS管PM4的源极，第四PMOS 管PM4的漏极连接第三匪OS管匪3的漏极，第三匪OS管匪3的源极连接第四匪OS管匪4的漏 极，第四匪OS管匪4的源极接地。另外，第一PMOS管PMl与第三PMOS管PM3的栅极连接点与第 二PMOS管PM2的漏极连接，第二PMOS管PM2与第四PMOS管PM4的栅极连接点与偏置电源VB连 接，第一匪OS管匪1与第三匪OS管匪3的栅极连接点与偏置电源VB2连接，第二匪OS管匪2与 第四NMOS管NM4的栅极连接点与偏置电源VB1连接。
[0034]本发明通过采用上述增益电路，不仅可以为跨导放大器提供较高的增益，而且还 可以提高该增益电路自身的电压裕度。在本实施例中，MOS管阵列的第二列可以被称为MOS 管阵列的输出列，第三PMOS管PM3的漏极与第四PMOS管PM4的源极的连接节点，或者第三 NMOS管匪3的源极与第四NMOS管NM4的漏极的连接节点可以被称为上述非对称连接点;第四 PMOS管PM4的漏极与第三匪OS管匪3的漏极的连接节点可以被称为上述对称连接点01，也可 以被称为上述增益电路120的输出端。
[0035] 输入电路110可以包括第五PMOS管PM5、第六PMOS管PM6和尾电流源Iss，其中第五 PMOS管PM5和第六PMOS管PM6的栅极作为信号输入端，第五PMOS管PM5和第六PMOS管PM6的源 极通过尾电流源Iss与电源vdd连接，第五PMOS管PM5的漏极连接第一 NMOS管匪1的源极与第 二匪OS管匪2的漏极的连接节点，第六PMOS管PM6的漏极连接第三匪OS管匪3的源极与第四 WOS管匪4的漏极的连接节点。本发明通过采用上述输入电路可以有效地增加输入信号的 幅度。
[0036] 输出电路130可以包括第七PMOS管PM7和第五NMOS管匪5,其中第七PMOS管PM7的漏 极与第五NMOS管NM5的漏极连接，该连接节点可以被称为该输出电路130的输出端02，第七 PMOS管PM7的栅极连接增益电路120的对称连接点01，源极连接电源vdd;第五匪OS管匪5的 源极接地，栅极通过偏置电路210连接到增益电路120的输出列中与对称连接点01连接的 MOS管的另一端(本实施例中与对称连接点01连接的MOS管的另一端可以为第三NMOS管匪3 的源极或者第四PMOS管PM4的源极，在图3中仅示出了第五NMOS管NM3通过偏置电路210连接 到第三NMOS管匪3的源极一种连接方式）。在一种可选的实现方式中，该偏置电路210可以包 括第一电容Cl和第一电阻Rl，输出电路130中第五匪OS管NM5的栅极可以通过第一电容Cl连 接到增益电路120的输出列中与对称连接点Ol连接的MOS管的另一端，且可以通过第一电阻 Rl与偏置电源VB3连接。
[0037]传统地，在对输出电路中的两个MOS管进行控制时，通常将第七PMOS管PM7的栅极 与增益电路110的对称连接点01连接，第五匪OS管NM5的栅极与固定偏置电源VB3连接。然 而，这种控制方式中由于第五NMOS管匪5的栅极采用固定偏置电源，因此在跨导放大器输入 大信号的情况下，第五NMOS管的下拉速度将受到限制，从而可能会降低跨导放大器的电压 摆率。本实施例中，在跨导放大器输入大信号的情况下，由于第三匪OS管匪3的漏极与源极 输出的电压将发生相同的变化，且第三匪OS管匪3的漏极与第七PMOS管PM7的栅极连接，第 三NMOS管匪3的源极通过偏置电路340与第五NMOS管匪5的栅极连接，因此第七PMOS管PM7和 第五匪OS管匪5的栅极输入的电压将发生相同的变化；由于第七PMOS管PM7和第五匪OS管 匪5的导通特性的不同，因此当第三NMOS管匪3的漏极和源极输出电压增大（即跨导放大器 的输出端被上拉）时，第七PMOS管PM7的导通能力将增强，第五匪OS管匪5的导通能力将减 弱，当第三NMOS管NM3的漏极和源极输出电压减小（即跨导放大器的输出端被下拉)时，第七 PMOS管PM7的导通能力将减弱，第五匪OS管匪5的导通能力将增强。另外，由于第七PMOS管 PM7不与偏置电路连接（即跨导放大器的上拉速度与偏置电路无关），因此跨导放大器的上 拉速度几乎不会变化。
[0038] 参见图4,为本发明跨导放大器输入大信号时输出响应速度随第一电容与第二电 阻乘积变化的示意图。从图4中可知，随着偏置电路中第一电容与第二电阻乘积的增加，跨 导放大器的下拉速度明显加快，而跨导放大器的上拉速度几乎没有变化。参见图5,为本发 明跨导放大器与传统跨导放大器输入大信号时输出响应速度与现有技术的比较示意图，在 图5中实线曲线表示本专利跨导放大器输入大信号时的输出响应曲线，虚线曲线表示传统 跨导放大器输入大信号时的输出响应曲线。从图5可以看出，相比于传统跨导放大器，本发 明跨导放大器的下拉速度明显加快。
[0039] 由此可见，本发明通过在输出电路中设置两个导通特性相反的第七PMOS管和第五 匪OS管，并将第七PMOS管的栅极连接到增益电路中的对称连接点，将第五NMOS管的栅极通 过偏置电路连接到增益电路的输出列中与该对称连接点连接的MOS管的另一端，可以提高 跨导放大器的下拉速度，从而可以提高跨导放大器的电压摆率。需要注意的是:偏置电路并 不影响跨导放大器的交流特性。
[0040] 另外，在增益电路120的非对称连接点与输出电路130的输出端02之间可以设置有 补偿电容Cc(本实施例中增益电路120的非对称连接点可以为第三PMOS管PM3的漏极与第四 PMOS管PM4的源极的连接节点，或者第三匪OS管匪3的源极与第四匪OS管的漏极的连接节 点，在图3中仅示出了第三PMOS管PM3的漏极与第四PMOS管PM4的源极的连接节点与输出电 路130的输出端02之间设置有补偿电容Cc的该种连接方式）。
[0041]传统的频率补偿技术中，通常将补偿电容设置在增益电路120的输出端（即对称连 接点01)与输出电路130的输出端02之间，此时跨导放大器主极点的频率可以近似表示为： -R . g JrnP v)ec，其中Red为增益电路输出端的小信号等效电阻，gm为第七PMOS管 PM7的跨导，ηη和m2分别为第五NMOS管匪5和第七PMOS管PM7的小信号输出电阻，Cc表示补 偿电容的容值;跨导放大器右半平面零点的频率可以近似表示为
[0042] 本实施例中，以将补偿电容Cc设置在第三PMOS管PM3的漏极与第四PMOS管PM4的源 极的连接节点与输出电路130的输出端02之间为例，跨导放大器主极点的频率可以近似表 示^
，跨导放大器右半平面零点的频率可以近似表示为：
其中&6为第三匪OS管匪3的跨导。通过对比可以看出，当采用相同容值的 补偿电容来降低跨导放大器主极点频率时，传统补偿技术与本专利补偿技术中跨导放大器 的主极点频率没有变化，但是相比于传统补偿技术，本专利补偿技术中跨导放大器的右半 平面零点的频率得到了提高。
[0043] 参见图6,为本发明跨导放大器的频率特性随补偿电容的容值变化的示意图。从图 6所示幅频特性可知，随着补偿电容Cc的容值的增加，主极点逐渐向低频移动；另外，从图6 所示相频特征可知，随着补偿电容Cc的容值的增加，相频曲线相位下降到-45度时频率逐渐 减小，这同样说明随着补偿电容Cc的容值的增加，主极点逐渐向低频移动。另外，参见图7， 为传统频率补偿技术与本专利频率补偿技术的频率特性比较示意图。在图7中，实线表示本 专利频率补偿技术，虚线表示传统频率补偿技术，从图7所示相频特征可以看出，相比于传 统补偿技术，本专利补偿技术提高了跨导放大器的右半平面零点的频率。从图7所示幅频特 征可以看出，相比于传统补偿技术，本专利补偿技术使得跨导放大器_3dB的带宽明显提高， 也就是说本专利补偿技术使得跨导放大器的单位增益带宽明显提高。
[0044] 由此可见，本发明通过将补偿电容设置在MOS管阵列的输出列中MOS管的非对称连 接点与输出电路的输出端之间，而非设置在MOS管阵列输出列的对称连接点（即增益电路的 输出端)与输出电路的输出端之间，相比于传统频率补偿技术，可以在通过增大补偿电容的 容值来降低跨导放大器主极点频率的同时，避免提高跨导放大器的右半平面零点的频率也 会随之降低，从而可以增大跨导放大器主极点频率与右半平面零点频率的距离，从而由此 可以降低频率补偿时对跨导放大器频率特性的影响，提高跨导放大器的单位增益带宽，解 决跨导放大器可能出现不稳定的问题。
[0045] 本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其 它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或 者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识 或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的 权利要求指出。
[0046]应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并 且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
【主权项】
1. 一种跨导放大器，包括依次连接的输入电路、增益电路和输出电路，其中所述增益电 路包括由多个MOS管组成的MOS管阵列，在所述MOS管阵列中每两个相邻列之间对应MOS管的 栅极连接，且在每列MOS管中各个MOS管依次连接，其特征在于，在所述MOS管阵列的输出列 中MOS管的非对称连接点与所述输出电路的输出端之间设置有补偿电容。2. 根据权利要求1所述的跨导放大器，其特征在于，所述输出电路包括导通特性相反的 两个MOS管，其中一个MOS管的栅极连接到所述MOS管阵列的输出列中MOS管的对称连接点， 另一个MOS管的栅极通过偏置电路连接到所述输出列中与所述对称连接点连接的MOS管的 另一端，所述偏置电路还用于连接对应的偏置电源，且所述两个MOS管的连接点为所述输出 电路的输出端。3. 根据权利要求2所述的跨导放大器，其特征在于，所述偏置电路包括第一电容和第一 电阻，所述另一个MOS管的栅极通过所述第一电容连接到所述输出列中与所述对称连接点 连接的MOS管的另一端，且通过所述第一电阻连接对应的偏置电源。4. 根据权利要求2所述的跨导放大器，其特征在于，所述MOS管阵列中第一列MOS管包括 第一 PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述MOS管阵列中第二列MOS管包括第 三PMOS管、第四PMOS管、第三匪OS管和第四NMOS管，其中在第一列MOS管中所述第一PMOS管 的源极连接对应的偏置电源且漏极连接所述第二PMOS管的源极，所述第二PMOS管的漏极连 接所述第一 NMOS管的漏极，所述第一 NMOS管的源极连接所述第二匪OS管的漏极，所述第二 NMOS管的源极接地； 在第二列MOS管中所述第三PMOS管的源极连接对应的偏置电源且漏极连接所述第四 PMOS管的源极，所述第四PMOS管的漏极连接所述第三匪OS管的漏极，所述第三NMOS管的源 极连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地； 所述第一 PMOS管与所述第三PMOS管的栅极连接点与所述第二PMOS管的漏极连接，所述 第二PMOS管与所述第四PMOS管的栅极连接点与对应的偏置电源连接，所述第一 NMOS管与所 述第三NMOS管的栅极连接点与对应的偏置电源连接，所述第二NMOS管与所述第四匪OS管的 栅极连接点与对应的偏置电源连接。5. 根据权利要求4所述的跨导放大器，其特征在于，所述第三PMOS管的漏极与所述第四 PMOS管的源极的连接节点，或者所述第三NMOS管的源极与所述第四NMOS管的漏极的连接节 点为所述非对称连接点;所述第四PMOS管的漏极与所述第三NMOS管的漏极的连接节点为所 述对称连接点。6. 根据权利要求4所述的跨导放大器，其特征在于，所述输入电路包括第五PMOS管、第 六PMOS管和尾电流源，其中所述第五PMOS管和所述第六PMOS管的栅极作为信号输入端，所 述第五PMOS管和所述第六PMOS管的源极通过所述尾电流源与工作电源连接，所述第五PMOS 管的漏极连接所述第一NMOS管的源极与所述第二NMOS管的漏极的连接节点，所述第六PMOS 管的漏极连接所述第三NMOS管的源极与所述第四NMOS管的漏极的连接节点。7. 根据权利要求5所述的跨导放大器，其特征在于，所述输出电路包括第七PMOS管和第 五NMOS管，其中所述第七PMOS管栅极连接所述对称连接点，源极连接工作电源，且漏极连接 所述第五NMOS管的漏极;所述第五匪OS管的源极接地，栅极通过偏置电路连接到所述输出 列中与所述对称连接点连接的MOS管的另一端，所述偏置电路还用于连接对应的偏置电源， 且所述第七PMOS管漏极与所述第五NMOS管的漏极的连接点为所述输出电路的输出端。
【文档编号】H03F1/42GK105915188SQ201610222181
【公开日】2016年8月31日
【申请日】2016年4月11日
【发明人】徐代果, 胡刚毅, 李儒章, 王健安, 刘涛, 刘璐, 邓民明, 石寒夫, 王旭
【申请人】中国电子科技集团公司第二十四研究所