晶体管体控制电路和集成电路的制作方法
【专利摘要】公开了晶体管体控制电路和集成电路。集成电路包括用于控制双向功率晶体管的体的晶体管体控制电路。所述晶体管体控制电路包括可连接到体端子和第一电流端子之间的开关，其具有用于控制流动通过所述开关的电流的控制端子。所述开关的所述控制端子被连接到交流AC电容性分压器。所述AC电容性分压器被连接到所述控制终并且被布置成控制所述开关，以根据所述第一电流端子和所述第二电流端子之间的电压来切换所述体端子的电压。所述集成电路还包括被连接到所述晶体管体控制电路的双向功率晶体管。
【专利说明】
晶体管体控制电路和集成电路
技术领域
[0001 ]本发明涉及晶体管体控制电路和集成电路。
【背景技术】
[0002] 双向开关切换通过其传传导极的高电流，同时阻止施加到传传导极的高电压。双 向开关被用于各种电气系统。规定典型的双向开关指定用于提供高电流，其范围可以从几 安培的最大电流至数百安培，这取决于特定切换和应用，同时阻止相对高的电压，例如至少 25V电压而不击穿。
[0003] 双向开关通常使用机电开关或例如功率晶体管的半导体器件配置来实现。然而， 标准功率晶体管在一个方向上没有技术上有意义的阻断电压，从而使得它们成为单向器 件。因此，当前双向开关通常使用两个分离串联耦合的功率MOSFET来实现。分离MOSFET在分 离半导体管芯上形成，并且经常被容纳于分离封装内，这导致了高制造成本并且在电路板 上占用的大面积。当分离MOSFET管芯位于单个封装并与引线接合互连时，在电路板上占用 的面积将减小，但对于许多应用来说制造成本仍然过高。
[0004] 美国专利7282406,7297603,7537970,7910409,8101969 和 8530284 都公开了具有 在相同电路上集成的若干不同晶体管的集成电路，包括用于电池充电保护的P沟道双向沟 槽功率晶体管。该晶体管包括两个垂直沟槽，其中体存在于所述垂直沟槽之间。体通过高电 压区与该体上方和下方的载流电极隔开，所述高电压区具有比电极掺杂浓度低的掺杂浓 度。然而，这种双向沟槽功率晶体管具有由体和高电压区所形成的固有寄生双极晶体管。此 外，它不适合使用高电压的操作（例如，至少20或更高，例如高达40V或更高）和/或高电流 (例如尚于1mA，尚达IA或更尚）。
[0005] 美国专利8101969公开了一种体偏置开关，其包括并联连接到双向沟槽功率晶体 管的native (原生)二极管的两个MOSFET JOSFET与双向沟槽功率晶体管被集成在相同的管 芯。当（漏极电压和源极电压当中）漏极电压是最高电压时，体被引用到源极电压，以及反之 亦然，当源电压是最高电压时，体被引用到漏极电压。然而，由于MOSFET的栅极被直接分别 直接连接到漏极和源极，所以该偏置开关带有使MOSFET过压损坏的风险。因此，在双向晶体 管的最大漏极-源极电压超过MOSFET的击穿电压的情况下，后者风险不可逆转地进行损坏。
【发明内容】
[0006] 正如随附权利要求中所描述的，本发明提供了晶体管体控制电路和集成电路。
[0007] 本发明的特定实施例在从属权利要求中被陈述。
[0008] 根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。
【附图说明】
[0009] 根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。 在附图中，相似的参考符号被用于表示相同或功能相似的元素。为了简便以及清晰，附图中 的元素不一定按比例绘制。
[0010]图1示意性地显示了双向功率晶体管的一个实施例的一个例子的截面图。
[0011] 图2显示了适合于图1例子的晶体管体控制电路的第一例子的电路图。
[0012] 图3显示了适合于图1例子的晶体管体控制电路的第二例子的电路图。
[0013] 图4显示了适合于图1例子的晶体管体控制电路的第三例子的电路图。
[0014] 图5显示了包括了功率晶体管和晶体管体控制电路的集成电路的一个例子的图 表。
[0015] 图6显示了说明了不具有晶体管体控制电路的双向功率晶体管的模拟电流-电压 特性的图表。
[0016] 图7显示了说明了具有晶体管体控制电路的双向功率晶体管的模拟电流-电压特 性的图表。
【具体实施方式】
[0017] 由于本发明说明的实施例可能大部分是通过使用本领域所属技术人员所熟知的 电子元件和电路被实施，为了对本发明基本概念的理解以及认识不混淆或偏离本发明所教 之内容，细节不会在比上述所说明的认为有必要的程度大的任何程度上进行解释。
[0018] 图1显示了双向功率晶体管100的一个例子。图1所示的功率晶体管100是双向晶体 管，正如在下面更详细解释的，它可以支持高能量，即源自源极朝向漏以及反之亦然的高电 流和/或高电压。功率晶体管例如可以具有大于IA的电流最大值，例如IOA或更大，例如100A 或更大，例如至少200A，和/或至少25V的正漏极-源极击穿电压，例如50V或更大，以及至少 25V的负漏极-源极击穿电压，例如30V或更大，例如50V或更大，例如100V或更大，例如300V 或更大。
[0019] 图2-4显示了适合于切换体103的电路。正如使用图6和7中的IV特征所说明的，漏 极到源极方向中的击穿电压表示为BVdss，相反方向表示为BVr，当体103被主动地切换到源 极或漏极电压时，相比于电位浮动的体，双向晶体管将在两个方向表现出更高的击穿电压。 这在环境温度(25摄氏度)时都可观察到并且在升高的温度（175摄氏度）时变得更加显著。 因此，晶体管体控制电路允许改善击穿电压。
[0020]图2-4所示的晶体管体控制电路包括第一和第二开关Ml，M2,例如场效应晶体管， 其在切换模式中操作并且可连接在体端子B和双向功率晶体管的第一、第二电流端子D，S中 相应端子之间。流动开关Ml，M2的电流可以通过例如开关Ml，M2的栅极的相应控制端子来控 制。第一开关的控制端子被连接到第一交流电流或瞬态(下文称为AC)电容性分压器210并 且第二开关的控制端子被连接到第二AC电容性分压器22(LAC电容性分压器210,220被连接 到晶体管的电流端子D，S，正如所示，AC电容性分压器210，220被连接在电路200的相应接触 件201，203之间，其中该接触件可连接到电流端子D，S。当在操作中，AC电容性分压器210， 220根据第一电流端子和第二电流端子之间电压，控制开关Ml，M2,以将体端子的电压切换 到第一电流端子或第二电流端子。因为在开关M1，M2的控制端子处，所施加的电压仅仅是电 流端子D，S之间电压一小部分，所以AC电容性分压器降低了开关Ml，M2被施加到电流端子D， S的过高电压所损坏的风险。
[0021]返回参照图1，其中显示的双向功率晶体管的例子包括第一电流端子105(例如漏 极），和第二电流端子101(例如源极）。经过第一漂移区104、体103和第二漂移区102,在第一 电流端子105和第二电流端子101之间存在电通路。通过给电极B，D，G，Sh和S施加合适信号 和功率，该电通路可选择性地被启用或禁用，以允许电流在第一方向（例如从第一电流端子 到第二电流端子)流动，或在相反于第一方向的第二方向中流动，其中所述电极B，D，G，Sh和 S被连接到功率晶体管的部件101、103、105、107、108。
[0022]功率晶体管100包括第一电流电极，例如在本例子中的漏极电极D，它被连接到功 率晶体管100的第一电流端子105，例如漏极。第二电流电极S，例如源极电极，被连接到如图 所示的功率晶体管的第二电流端子101，例如源极。栅极或控制电极G被连接到功率晶体管 100的控制端子，例如栅极108。如图1中的例子所示，半导体产品还包括可连接到外部电源 以及功率晶体管100的体103的体电极B。提供了分离屏蔽电极Sh，经由分离屏蔽电极Sh，屏 蔽板107的电压可以与其它电极的电压和/或电流分离地被控制。然而，第二电流电极S替代 地可以连接到每个功率晶体管100的屏蔽板107，正如图1中虚线所表示的，因此屏蔽板的电 压耦合于第二电流端子。
[0023]在图1中，显示了截面图以解释双向功率晶体管的双向操作，但是很明显该晶体管 具有伸长的类似指状件的形状，并且不同的电极可能连接到适合于特定实施方案的指状件 的位置处的相应元件，并且不一定在图1中所示的部分处，例如体103可以在指状件的相对 端处被连接到体电极B，源极101在指状件的相对端处被连接到源极电极S，以及在指状件中 间的位置等等。
[0024]很明显，图1只显示了单一晶体管或"单元"，并且实际的半导体产品可以包括多个 这些单元的布置。根据特定实施方案，该产品可以包括合适布置(例如，2维矩阵)的数十，数 百，数千或更多的单元并且并联连接，以形成单一功率晶体管器件。该产品例如可以根据申 请人的共同未决的国际专利申请PCT/IB2013/002209来实施，其全部内容通过引用的方式 并入到此处。在该产品包含多个单元的情况下，每个不同的单元的端子可以被连接到电极， 以允许不同的单元被同时控制，从而通过层堆叠而从第一电流端子101到第二电流端子105 传传导流，反之亦然。半导体产品中存在的每个电极或馈送B，D，G，Sh和S可连接到外部电 路，例如电源或控制逻辑电路，图中未显示。电极和馈送以及外部电路之间的连接可以以任 何常规方式提供，所以没有进一步详细描述。
[0025] 功率晶体管100可用于控制电流流动。所示的功率晶体管例子例如可以用于下述 描述的操作功率晶体管的方法，虽然很明显其它类型的双向功率晶体管也可用于执行这样 的方法并且所述功率晶体管可以用于其它方法。功率晶体管在第一方向或第二方（即双向） 中间歇地操作。双向功率晶体管可以是对称的，其中正的和负的击穿电压具有相同绝对值， 或者是不对称的，其中具有不同的值，这取决于特定实施方案。例如，取决于特定实施方案， 第一和/或第二漂移区的厚度可被调整，以获得用于特定实施方案的击穿电压。对于非对称 的晶体管，已经发现合适的正击穿电压处于负击穿电压的1.5倍与2倍之间，例如对于25V的 负击穿电压，正击穿电压是45V。
[0026] 现在将使用η型功率晶体管的例子，在操作中描述功率晶体管100的双向性质。在 第一方向以及涉及接通功率晶体管100的情况下，正电压（相对于源极)可以被施加到漏极 电极D。体电极B可以被连接到源极电极S，以便将体103电耦合于晶体管100的源极101，正如 参照图2-4中所示的电路操作在下面更详细解释。随后可以给屏蔽板提供比漏极电极低的 电压(例如，如果漏极电极处于正电压，则为OV或为源极电压）以便为栅极屏蔽了施加给漏 极电极D的电压。通过由外部栅极驱动器电路(未显示)给栅极电极G施加正栅极-源极偏置 电压，Vgs>0V，在位于体103与提供有栅极108的第一和第二沟槽106之间的界面处通过栅极 电介质导致了耗尽场效应。当栅极偏置电压超过阈值电压Vth时，沿着沟槽106和体103的界 面形成反转传导η层，它使从源极101注入的多数载流子导通并被漏极105收集。
[0027] 在关闭状态，正电压可以施加到漏极105。体103仍然可以电联结到源极，因此受到 源极电位的影响。栅极偏置电压可以被设置为最低电位，例如Vgs = 0V。第一耗尽层可以围 绕由体103和第一漂移区104的界面形成的底部p-n结来形成。通过增加漏极-源极偏置电压 Vds，耗尽层的第一空间电荷区可以增加到第一漂移区104的低掺杂底部部分。该区内的电 场从而增加并且当达到临界场时，可以观察到载流子碰撞电离的雪崩现象，从而导致上面 提到的反向偏置结的击穿。
[0028] 在第二方向以及涉及开启状态的情况下，体电极可以被设置成使得漏极电位耦合 于体103,正如参照图2-4中所示的电路操作在下面更详细解释。正电压可以被施加到源极 101。在第二方向中，正偏置电压，例如源极电压，可以被提供给屏蔽板和相对于漏极105偏 置的栅极。这允许减少至少一部分第一漂移区104中的电场，从而相应地增加击穿电压。
[0029] 正栅极偏置电压，Vgd>0V可以由外部栅极驱动器电路施加到栅极，从而导致耗尽 场效应沿着沟槽106的内侧壁通过栅极电介质进入体。当栅极偏置电压超过阈值电压Vth 时，反转传导层可以沿着沟槽电介质和体的界面形成，它使从衬底102注入的多数载流子导 通并被源极101收集。
[0030] 在关闭状态，正电压可以施加到源极101。体103仍然可以电联结到漏极的电位。栅 极-漏极偏置电压Vgd可以设置为最低电位，即，Vgd = 0V。可以围绕由体和第二漂移区102的 界面形成的顶部p-n结来形成第二耗尽层。通过增加漏极-源极偏置电压VscU耗尽层的第二 空间电荷区可以增加到第二漂移区102的低掺杂顶部部分。该区内的电场从而增加并且当 达到临界场时，可以观察到载流子碰撞电离的雪崩现象，从而导致上面提到的反向偏置结 的击穿，从而实施阻断电压。
[0031 ]在图1的例子中，第一电流端子105在晶片衬底上形成。在衬底的底部(也被称为背 侦D上，提供了金属层110,其构成第一电流端子105的电极并且允许将第一电流端子105连 接到外部电压或电流供应源。在衬底的顶侧上提供合适图案化和结构化的层堆叠，并且功 率晶体管100的其它部件例如通过诸如将堆叠连续图案化、掺杂、沉积、蚀刻等等的工艺形 成。层堆叠的顶表面合适电介质材料的钝化层109覆盖。钝化层109为功率晶体管100的其余 部分屏蔽了环境影响，例如氧化或其它方面。
[0032]层堆叠可以以适合于特定实施方案的任何方式来实现。在所示例子中，层堆叠102 包括第一传导类型的基底材料的主体层(bulk layer)，其中多数电荷载流子的浓度等于第 一漂移区或第二漂移区的浓度。所述主体层上提供有一个或多个掺杂层，在其中掺杂不同 于基底材料，例如在传导类型和/或多数电荷载流子的浓度方面。因此，在本例子中，层堆叠 102的层由相同的基底材料形成。所述主体层内的掺杂层例如可以包括下述组中的一个或 多个，所述组包括:体存在的第二传导类型的埋层;第一传导型的源极层，其中多数电荷载 流子的浓度比基底材料并且在其中存在第二电流端子，源极层通过存在第二漂移层的基底 材料的漂移层而与埋层分离;第一传导型的漏极层，其中多数电荷载流子的浓度比基底材 料高并且在其中存在第一电流端子，漏极层通过存在第一漂移区的基底材料的漂移层与埋 层分离。然而，替代地，层堆叠可以包括不同基底材料的多个不同的层，例如在制造功率晶 体管的连续阶段期间单独地生长在彼此顶部上。
[0033] 在图1例子中，在堆叠102中存在垂直沟槽106,栅极被埋在其中，并且双向功率晶 体管是双向垂直沟槽场效应功率晶体管。在垂直方向上，每个垂直沟槽106从堆叠的顶层朝 向第一电流端子105延伸。在横向方向上，功率晶体管由垂直沟槽限定。在下文中，最接近并 且面朝向体103的沟槽106的垂直侧壁被称为内侧壁，并且面朝向远离体的垂直侧壁被称为 外侧壁。垂直沟槽106的内侧壁横向地限制电流，从而形成电流通路的横向边界。
[0034] 在所示例子中，第一和第二垂直沟槽106中的每个包括位于垂直沟槽106的第一部 分内的栅极电极108。栅极电极108通过栅极电介质与体103电隔离，在该例子中，栅极电介 质是通过作为沟槽的第一部分内的内侧壁衬里的栅极电介质层形成的。栅电极108耦合于 体103,并且当合适电压例如通过栅极电极被施加到栅极时，垂直传导沟道在体103中形成。 当第一电流端子105位于相对于第二电流端子101的正电压时，电流可以通过垂直沟道从第 一漂移区104向第二漂移区102流动，或当第二电流端子101位于相对于第一电流端子105的 正电压时，反之亦然。
[0035]第一和第二垂直沟槽106在垂直方向上从第一漂移区104的上边界之外的顶层延 伸，并且在平行于衬底顶表面的横向方向上电隔离，并限定了第一漂移区104。由此，可以减 少晶体管100的意外击穿的风险。在不束缚于理论的情况下，认为意外击穿可以由其它功率 晶体管(例如相邻单元)或器件中的电压和/或电流事件导致。此外，认为通过在横向方向上 隔离第一漂移区104,切换速度可以增加，这是由于当断开时，即只有位于第一和第二垂直 沟槽106之间的那些区而不是整个漂移区时，栅极-漏极电容大幅度降低并且更少的电荷载 流子需要重组。
[0036] 垂直沟槽106还包括屏蔽板107。当电压屏蔽板107相对于第一极性的第一电流端 子105的电压被偏置时，屏蔽板107能够在第一漂移区104中生成垂直积累层，例如，沿着沟 槽的内侧壁，在第一漂移区104和垂直沟槽106之间的界面处。例如，在第一电流端子是η掺 杂半导体材料的情况下，当屏蔽板107被足够正偏置时，可以生成积累层。在第一电流端子 是P掺杂半导体材料的情况下，当屏蔽板107被足够负偏置时，可以生成积累层。在所示例子 中，在垂直方向上，积累层将通过整个第一漂移区而从体区103的底部界限延伸达到第一电 流端子105。因此，位于体和第一电流端子之间的传导通路105可以以相对快速的方式建立。 然而，根据特定实施方案，在垂直方向上，积累层仅通过第一漂移区104的一部分延伸，例如 与体或第一电流端子间隔开。当屏蔽板相对于第二极性的第一电流端子被偏置时，体屏蔽 板107可以进一步局部减少一部分第一漂移区中的电场密度。例如，在第一电流端子是η掺 杂半导体材料的情况下，当屏蔽板107被足够负偏置时，可获得所述减少。例如，在第一电流 端子是η掺杂半导体材料的情况下，当屏蔽板107被足够负偏置时，可获得所述减少。因此， 由于第一漂移区中的过高电场能够避免，所以意外击穿可以降低，同时切换速度能够改进， 这是因为通过创建积累层，通过漂移区的电流通路能够更迅速地启用。
[0037] 在所示示例中，屏蔽板107位于沟槽100的下部。该下部比第一部分更靠近第一电 流端子105。在该例子中，屏蔽板107是通过垂直沟槽106附加到第一漂移区104的横向隔离。 然而，应当很明显，屏蔽板107可以在没有第一漂移区104的横向隔离情况下被使用，并且第 一漂移区的横向隔离可以在没有屏蔽板情况下被使用。
[0038] 第一漂移区104和第二漂移区102可以以适合于特定实施方案的任何方式来实现。 第一和第二漂移区可以是具有第一类型多数电荷载流子的第一传导类型，而体是具有与第 一类型相反的第二类型多数电荷载流子的第二传导类型。例如，漂移区可以是η型半导体而 体是P型，或者反之亦然。
[0039] 在图1例子中，第一漂移区104在横向方向上在垂直沟槽之间延伸并且被垂直沟槽 106的内侧壁限定。在垂直方向上，第一漂移区从体103的底部延伸直到衬底120的顶表面。 已发现厚度的合适下限为2微米或更大，例如5微米或更大，例如10微米或更大，并且合适上 限为10微米或更小，例如5微米或更小，例如2微米或更小。漂移区例如可以是单晶，并且通 过外延工艺在衬底上生长。漂移区可以与第一电流端子105是相同的材料，例如，Si，但具有 较低掺杂浓度。已发现合适掺杂剂为P或As，具有电阻率0.05欧姆*厘米或更大，例如0.1欧 姆*厘米或更大，例如0.2欧姆*厘米或更大。已发现合适上限为电阻率1欧姆*厘米或更小。 已发现特别有效电阻率平均为0.2欧姆*厘米，但是很明显，取决于晶体管的所需击穿电压 以及整个漂移的掺杂浓度并不需要均匀，其它值也可以使用。
[0040] 正如在例子中，第二漂移区102可以具有与第一漂移区104基本相同的特性。在该 例子中，第二漂移区的厚度比第一漂移区的要少得多，但该厚度可以或多或少相同，取决于 双向功率晶体管的所需击穿电压。已发现合适厚度为1微米或更大，例如1.5微米。
[0041] 第一电流端子105和第二电流端子101可以以适合于特定实施方案的任何方式来 实现。在该例子中，在朝向第一电流端子105的堆叠顶部的垂直方向上，第一电流端子105位 于第二电流端子101下面。在所示的例子中，第一和第二电流端子101，105与漂移区102,104 具有相同的第一传导类型并且与体103的传导类型相反。第一电流端子105中的多数电荷载 流子的浓度比第一漂移区104内高。第二电流端子101中的多数电荷载流子的浓度比第二漂 移区102内高。电流端子例如可以被掺杂或以其它方式提供有电阻率，该电阻率比漂移区的 电阻率至少小1个数量级。
[0042] 在该例子中，第一电流端子105是提供有与第一漂移区211相同类型的掺杂剂(例 如η型掺杂或p型掺杂)但是有更高浓度的半导体材料。这使得相比于第一漂移区104,第一 电流端子105是高度传导的。例如，掺杂浓度可以比漂移区内的至少高2.5个数量级，已发现 3个数量级或跟大是特别有效的。第一电流端子105可以是任何合适类型的衬底，例如具有〈 1〇〇>取向的单-晶Si衬底，并且掺杂有合适掺杂剂，例如在N掺杂电流端子的情况下是砷 (As)，以获得小于ImiIli 0hm/com(毫欧姆/com)的电阻率，例如小于0.005欧姆/厘米，例如 0.03欧姆*厘米或更小。
[0043] 第二电流端子101可以以适合于特定实施方案的任何方式来实现，并且与第一电 流端子105的结构类似，但是在传导率和掺杂浓度方面不同，例如有具有高出1个数量级的 掺杂浓度。在该例子中，第二电流端子101被形成为在横向方向上在沟槽106的内侧壁之间 以及在垂直方向上在第二漂移层102和层堆叠的顶表面(在该例子中被钝化层109覆盖)之 间层的顶层区域。然而，取决于特定实施，第二电流端子101可以被实施在顶层之上，例如通 过在层堆叠上在垂直沟槽106内侧壁之间的横向方向上的区域内局部形成或沉积合适材 料。
[0044] 体103可以以适合于特定实施方案的任何方式来实现。在所示示例中，体是在横向 方向上由垂直沟槽106的内侧壁限定以及在垂直方向上被限定在由第二漂移区的底部以及 第一漂移区的顶部之间。体103在垂直沟槽106之间横向延伸。体103在第一电流端子105和 第二电流端子101之间垂直延伸。由此在垂直方向上，第一漂移区104在体103和第一电流端 子105之间延伸，而在垂直方向上，第二漂移区102在体103和第二电流端子101之间延伸。体 例如可以由掺杂有合适掺杂剂(例如，如果电流端子101，105是η型，则为p型掺杂剂)的半导 体材料，例如，Si形成。已发现合适掺杂剂为硼，例如Bn。已发现合适浓度为比第一电流端子 105的浓度小2个数量级。
[0045] 如上所述，如果体103的电压被主动地控制，而不是浮动，那么击穿电压就增加。参 照图2-4中所示的体控制电路的例子，开关Ml，M2由AC电容性分压器控制，使得当是一个是 打开时，另一个是闭合的，并且相应地体1〇3(当电路被连接到双向功率晶体管)被设置为第 一电流端子的电压或第二电流端子的电压，更具体地设置到第一或第二电流端子的最低电 压。
[0046] 参照图2的例子，通过使用相应地包括至少两个电容器(：1，02;03,04的链210,220 的AC电容性分压器，体103例如可以被切换。所述链的一端可以被连接到接触件201，203中 的相应一个，以分别接收第一电流端子105和第二端子101的电压。所述链的另一端可以被 连接到相应开关Ml，M2的控制端子以设置到该的电压，从而控制开关状态为导通（闭合)或 非导通(打开）。节点的电压是接触件201，203之间电压的分数并且通过选择合适的电容比 (即在该例子中，是C1/C2和C3/C4的合适的值），如果在接触件201处的电压相对于接触件 203的电压为正时，开关Ml可以随后被切换到例如闭合，并且如果在接触件201处的电压相 对于接触件203的电压为负时，被切换到打开。同样，如果在接触件201处的电压相对于接触 件203的电压为正时，开关M2可以随后被切换到例如打开，并且如果在接触件201处的电压 相对于接触件203的电压为负时，被切换到闭合。
[0047] 参照图3的例子，AC电容性分压器210,220可能都包括可连接到晶体管的相应电流 端子的串联连接的电阻器Rl，R2和至少两个串联连接的电容性元件。电容性元件之间的节 点可以被连接到控制端子，并形成分配电压节点。
[0048] AC电容性分压器210,220所连接的开关Ml，M2的电容性部分可以用作AC电容性电 压的电容性元件。在该例子中，开关Ml，M2是场效应晶体管（（FET)，在该例子中是在耗尽模 式中操作的η型，并且FET的栅极和体之间的固有电容被用作分压器的电容性元件，所述分 压器位于（在该例子中）源极接触件203和用于第一开关Ml的分配电压节点之间，以及位于 漏极接触件201和用于第二开关Ml的分配电压节点之间。由此，避免了在该电路中需要附加 电容性元件，当它被实现为集成电路时，因为电容器占据了相对大量的管芯表面，这尤其允 许减小电路的尺寸。
[0049] 图4例子中的AC电容性分压器在还具有被用作另一个电容性元件的二极管D1，D2。 该二极管通过其阴极被连接到电阻器Rl，R2以及通过其阳极被连接到分配电压节点。因此， 当连接到第二开关M2的二极管Dl处于反向时，即在源极接触件203的电压为高时，第二开关 M2的栅极将接收分配电压Vg2，所述Vg2与栅极电容和二极管电容之比成比例，更确切地说：
[0050]
[0051] 其中Vciut为功率晶体管的漏极和源极之间的电压（即电源电压0)并且
I晶体 管输入电容或第二晶体管M2&
,当二极管Dl处于正向模式时（即源极接触件203 的电压为低），二极管的电容是高的，并且栅极将接收低于阈值电压的电压。在这方面，应注 意。处于反向的二极管电容主要是结电容，而处于正向模式时，二极管电容是高的，因为由 于耗尽层变窄并且高得多的扩散电容被添加到这里，所以该结电容增加。因此，AC电容性分 压器具有的分配比率取决于电源电压的极性而变化。
[0052]相对于漏极接触件201，第一开关Ml以相似的方式操作，这取决于二极管D2的模式 (正向或反向）。因此，当连接到第一开关Ml的二极管D2处于反向时，即漏极接触件201的电 压是高的时，第一开关Ml的栅极将接收与栅极电容和二极管电容Cd2之比成比例，更确 切地说：
[0053]
[0054]其中，上标1表示第一开关Ml。当二极管D2处于正向模式时（即漏极接触件201的电 压是低的），二极管的电容是高的，并且栅极将接收低于阈值电压的电压。
[0055]很明显，二极管Dl，D2的电容的合适值可以被设置，以选择二极管的合适尺寸。在 实际例子中，在击穿电压大致相似于图7的情况下，当功率晶体管具有大约45V的漏极-源极 击穿电压BVdss时，二极管D2具有大约35V的击穿电压BV，而对于大约30V的反向击穿电压 BVr，二极管Dl具有17V的BV，该二极管D2和二极管Dl已经显示出有效地保护了开关Ml，M2， 同时避免二极管击穿。
[0056]参照图4，晶体管体控制电路200还可以包括钳位电路230，用于将开关Ml，M2的控 制端子相对于体端子B钳位到低于控制端子的击穿电压。在图4的例子中，钳位电路230包括 齐纳二极管Zl，Z2,所述齐纳二极管Zl，Z2通过其阳极彼此连接，而通过阴极连接到开关Ml， M2中的相应一个。齐纳二极管Zl，Z2将开关Ml，M2的控制端子相对于其阳极钳位，而齐纳二 极管Zl，Z2的阳极转而通过二极管D3相对于体接触件202被钳位，其中二极管D3的阴极被连 接到体接触件，而阳极被连接到齐纳二极管的阳极。齐纳二极管的击穿电压加上二极管D3 的正向电压被选择为低于开关Ml，M2的击穿电压，即在开关是低于栅极氧化物击穿电压 BVox的FET的情况下。例如，当栅极氧化物击穿电压BVox是8V时，钳位电压可以是5V。
[0057]另外，通过下拉电阻器R3，R4，开关Ml，M2的控制端子被连接到体接触件202，这防 止了控制端子的电压浮动，从而确保开关始终处于所限定的状态。
[0058]现在参照图5，集成电路240的例子包括双向功率晶体管和晶体管体控制电路。在 本例子中，晶体管体控制电路如4图所实现。然而，很明显集成电路可能使用另一种类型的 晶体管体控制电路，例如图2或3中的那些。为了简单起见，只显示了单一的双向功率晶体 管，但很明显，这可能包括被连接以作为单一功率晶体管操作的多个功率晶体管单元的布 置。如图5所示，双向功率晶体管具有能够经由栅极G被打开或闭合的晶体管T和固有二极 管，所述固有二极管的公共阳极连接电流端子，并且它们的阳极连接到晶体管的体。晶体管 T的体通过体端子B连接到体控制电路的体接触件202,通过第一电流或漏极端子D连接到漏 极接触件201和IC接触管脚243,从而允许第一电流端子被连接到外部电源或信号源。晶体 管的第二电流或源极端子S被连接到控制电路的源极接触件203和IC接管脚244,从而允许 第二电流端子被连接到例如被功率晶体管1 〇〇所驱动的负载。
[0059]其中所示的集成电路240包括两个在其上提供有相应电路的块241，242,更具体地 包括在其上提供有双向功率晶体管的功率管芯242,以及在其上提供有控制双向功率晶体 管的控制电路的控制管芯241。在这个例子中，只有体控制电路被显示在控制管芯241上，但 其它控制电路也可以存在，例如在特定条件例如过载、过温度、短路等等变得活动并且控制 双向功率晶体管在避免永久性损坏晶体管的状态下操作的控制电路。AC电容性分压器允许 使用控制管芯，它具有的最大栅极-源极电压低于在两个方向上跨越功率晶体管的源极-漏 极的最大电压，同时避免了损坏开关Ml，M2的风险，从而相应地实现对控制管芯241的特性 的各种各样的选择。
[0060] 在前面的说明中，参照本发明实施例的特定例子已经对本发明进行了描述。然而， 很明显各种修改和变化可以在不脱离附属权利要求中所陈述的本发明的宽范围精神及范 围的情况下被做出。
[0061] 例如，垂直沟槽106可以以适合于特定实施的任何方式来实现，并且具有任何合适 的形状、大小和配置。例如，沟槽可以没有屏蔽板或者沟槽可以提供有更多屏蔽板，例如在 栅极上方提供有屏蔽板。此外，在图1的三个例子中，第一和第二垂直沟槽106是非常深的沟 槽，其从层堆叠的顶部延伸到第一电流端子105,即在该例子中的衬底。然而，垂直沟槽可以 不那么深，例如延伸直到第一电流端子105的顶表面，例如沟槽的底部，接触提供有层堆叠 的衬底。同样，垂直沟槽可以在第一电流端子105稍微靠上的地方终止，例如在比垂直漂移 层106的中部更靠近衬底顶表面的垂直位置，或者数学表达为dtrenchM). 75ddrift，其中 dtrench表示漂移区内沟槽的深度，ddrift表示漂移区内的垂直厚度。此外，垂直沟槽例如 可以以任何合适的方式用电极和电介质填充。
[0062] 此外，本发明所描述的半导体衬底可以是任何半导体材料或材料的组合，例如砷 化镓、硅锗、硅、单晶硅等等，以及上面的组合。
[0063]而且，在描述和权利要求中的术语"前面"、"后面"、"顶部"、"底部"、"上面"、"下 面"等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应了 解术语的这种用法在合适的情况下是可以互换的以便本发明所描述的实施例例如，能够在 其它方向而不是本发明所说明的或在其它方面进行操作。例如，图1所示的晶体管可以用于 相对于附图中所示是倒立或旋转的位置，其中不影响其操作。
[0064] 又如，在一个实施例中，说明的例子可以被作为位于单一集成电路上的电路或在 相同器件内的电路被实现。例如，图4例子中的功率管芯242和控制管芯241可以被实现为单 一集成电路封装中的分离块，使用例如接合线或其它连接技术被连接。或者，所述例子可以 作为任何数量的分离集成电路或以合适的方式彼此互连的分离器件被实现。例如，控制管 芯241上的控制电路可以被提供在集成电路封装之外，其中功率管芯242位于该封装内，或 者控制电路包括至少两个分离组件，例如安装在印刷电路板内的组件。
[0065] 然而，其它修改、变化和替代也是可能的。说明书和附图相应地被认为是从说明性 的而不是严格意义上来讲的。
[0066] 在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单 词"包括"不排除其它元素或随后在权力要求中列出的那些步骤的存在。此外，本发明所用 的"a"或"an"被限定为一个或多个。并且，在权利要求中所用词语如"至少一个"以及"一个 或多个"不应该被解释以暗示通过不定冠词"a"或"an"引入的其它权利要求元素限定任何 其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元 素不仅仅包括一个这样的元素。即使当相同权利要求中包括介绍性短语"一个或多个"或 "至少一个"以及不定冠词，例如"a"或"an"。使用定冠词也是如此。除非另有说明，使用术语 如"第一"以及"第二"是用于任意差分这些术语描述的元素的。因此，这些术语不一定表示 时间或这些元素的其它优先次序。某些措施在相互不同的权利要求中被列举的事实并且不 表示这些措施的组合不能被用于获取优势。
【主权项】
1. 一种用于控制双向功率晶体管的体的晶体管体控制电路，包括： 第一开关，所述第一开关可连接在所述双向功率晶体管的体端子和第一电流端子之 间，包括用于控制流动通过所述第一开关的电流的控制端子； 第二开关，所述第二开关可连接在所述双向功率晶体管的所述体端子和第二电流端子 之间，包括用于控制流动通过所述第二开关的电流的控制端子； 所述第一开关的所述控制端子被连接到第一交流电流AC电容性分压器，以及所述第二 开关的所述控制端子被连接到第二AC电容性分压器;所述AC电容性分压器被连接到所述第 一控制端子和所述第二电流端子，并且被布置成控制所述第一开关和所述第二开关，以根 据所述第一电流端子和所述第二电流端子之间的电压来将所述体端子的电压切换到所述 第一电流端子或所述第二电流端子。2. 根据权利要求1所述的电路，其中所述AC电容性分压器都包括可连接到所述晶体管 的相应电流端子的串联连接的电阻器和串联的至少两个电容性元件，位于所述电容性元件 之间的节点被连接到所述控制端子。3. 根据权利要求2所述的电路，其中所述第一 AC电容性分压器或第二AC电容性分压器 中的至少一个包括二极管，所述二极管的阴极被连接到所述电阻器，并且所述二极管的阳 极被连接到所述节点。4. 根据任何一项前述权利要求所述的电路，其中对于所述第一 AC电容性分压器或第二 AC电容性分压器中的至少一个，所述分压器所连接的所述开关的电容性部分形成了连接所 述控制端子和所述相应电流端子的所述AC电容性分压器的电容性元件。5. 根据任何一项前述权利要求所述的电路，还包括钳位电路，所述钳位电路用于将所 述控制端子相对于所述体端子钳位到低于所述控制端子的击穿电压。6. -种包括双向功率晶体管的集成电路，所述集成电路包括： 晶体管体控制电路，所述晶体管体控制电路用于控制双向功率晶体管的体，所述晶体 管体控制电路包括： 第一开关，所述第一开关可连接在所述双向功率晶体管的体端子和第一电流端子之 间，包括用于控制流动通过所述第一开关的电流的控制端子； 第二开关，所述第二开关可连接在所述双向功率晶体管的所述体端子和第二电流端子 之间，包括用于控制流动通过所述第二开关的电流的控制端子； 所述第一开关的所述控制端子被连接到第一交流电流AC电容性分压器，以及所述第二 开关的所述控制端子被连接到第二AC电容性分压器;所述AC电容性分压器被连接到所述第 一控制端子和所述第二电流端子，并且被布置成控制所述第一开关和所述第二开关，以根 据所述第一电流端子和所述第二电流端子之间的电压来将所述体端子的电压切换到所述 第一电流端子或所述第二电流端子； 所述集成电路还包括双向功率晶体管，所述双向功率晶体管通过体连接到所述体端 子，通过所述第一电流端子连接到漏极端子，并且通过第二电流端子连接到源极端子。7. 根据权利要求6所述的集成电路，其中所述双向功率晶体管包括： 具有衬底顶表面的衬底； 在所述衬底顶表面上方延伸的层堆叠，在其中存在第一垂直沟槽和第二垂直沟槽，每 个所述垂直沟槽在垂直方向上从所述堆叠的顶层朝着所述衬底延伸； 电通路，所述电通路能够被选择性地启用或禁用，以允许电流在所述漏极端子和所述 源极端子之间的第一方向或相反于所述第一方向的第二方向上流动，所述电通路包括： 其中所述漏极端子在所述垂直方向上位于所述源极端子下方，并且所述源极端子位于 所述顶层之上或上方；以及所述体在所述第一垂直沟槽和第二垂直沟槽之间横向延伸并且 在所述漏极端子和所述源极端子之间垂直延伸； 所述电通路包括:所述体;第一漂移区，所述第一漂移区在所述垂直方向上在所述体和 所述漏极端子之间延伸；以及，第二漂移区，所述第二漂移区在所述垂直方向上在所述体和 所述源极端子之间延伸。8. 根据权利要求6-7中任何一项所述的集成电路，其中所述AC电容性分压器都包括可 连接到所述晶体管的相应电流端子的串联连接的电阻器和串联的至少两个电容性元件，位 于所述电容性元件之间的节点被连接到所述控制端子。9. 根据权利要求8所述的集成电路，其中所述第一 AC电容性分压器或第二AC电容性分 压器中的至少一个包括二极管，所述二极管的阴极被连接到所述电阻器，并且所述二极管 的阳极被连接到所述节点。10. 根据权利要求6-9中任何一项所述的集成电路，其中对于所述第一 AC电容性分压器 或第二AC电容性分压器中的至少一个，所述分压器所连接的所述开关的电容性部分形成了 连接所述控制端子和所述相应电流端子的所述AC电容性分压器的电容性元件。11. 根据权利要求6-10中任何一项所述的集成电路，还包括钳位电路，所述钳位电路用 于将所述控制端子相对于所述体端子钳位到低于所述控制端子的击穿电压。12. 根据权利要求11所述的集成电路，其中对于所述第一开关或所述第二开关中的至 少一个，还包括位于所述控制端子和所述体端子之间的电阻器。13. 根据权利要求6-12中任何一项所述的集成电路，其中所述双向功率晶体管具有至 少25V的击穿电压，以及所述第一开关或第二开关具有低于IOV的击穿电压。14. 根据权利要求6-13中任何一项所述的集成电路，其中所述双向功率晶体管具有从 所述漏极端子到所述源极端子的至少40V的击穿电压，以及在从所述源极端子到所述漏极 端子的相反方向具有至少25V的击穿电压。15. 根据权利要求6-14中任何一项所述的集成电路，其中所述AC电容性分压器具有的 分配比率根据跨越所述AC电容性分压器的电压的极性而变化。
【文档编号】H03K17/08GK105915200SQ201610098979
【公开日】2016年8月31日
【申请日】2016年2月23日
【发明人】叶夫根尼·斯特凡诺夫, 爱德华·丹尼斯·德弗莱萨特, 休伯特·米歇尔·格朗德里
【申请人】飞思卡尔半导体公司