开关电路、半导体开关装置及方法

开关电路、半导体开关装置及方法
【专利摘要】在一个实施例中，开关电路包括高电压耗尽型晶体管，其具有第一泄漏电流并且以级联布置可操作地连接到具有第二泄漏电流的低电压增强型晶体管。该第二泄漏电流大于该第一泄漏电流。
【专利说明】开关电路、半导体开关装置及方法
【背景技术】
[0001] 迄今为止，在电力电子应用中使用的晶体管通常已利用硅(Si)半导体材料而被制 造。针对电力应用的惯常晶体管器件包括SiGoolMOS?、Si功率MOSFETs、以及Si绝缘栅 双极晶体管（IGBT)。更近来已考虑碳化硅（SiC)功率器件。诸如氮化镓(GaN)器件之类的 III-N族半导体器件现在正成为携载大电流、支持高电压并提供非常低的接通电阻和快速 开关时间的有吸引力的候选。

【发明内容】

[0002] 在一个实施例中，一种开关电路包括具有第一泄漏电流的高电压耗尽型晶体管， 其以级联布置可操作地连接到具有第二泄漏电流的低电压增强型晶体管，所述第二泄漏电 流大于所述第一泄漏电流。
[0003] 在一个实施例中，一种方法包括调节在开关电路中的低电压增强型晶体管的泄漏 电流，所述开关电路包括以级联布置可操作地连接到低电压增强型晶体管的高电压耗尽型 晶体管，使得在预定温度范围以内所述低电压增强型晶体管的所述泄漏电流高于所述高电 压耗尽型晶体管的泄漏电流。
[0004] 在一个实施例中，一种半导体开关装置包括常通半导体元件，其具有第一电流电 极、第二电流电极和第一控制电极，所述常通半导体元件提供第一泄漏电流;常断半导体元 件，其具有第三电流电极、第四电流电极和第二控制电极，该第三电流电极被耦合到第一控 制电极并且被耦合到参考端子，并且该第四电流电极被耦合到第一电流电极，该常断半导 体元件提供第二泄漏电流；以及驱动电路，其具有第五电流电极和第六电流电极，该第六电 流电极被耦合到参考端子并且该第五电流电极被耦合到该第二控制电极以提供控制信号 以用于将该常断半导体元件接通或关断。该第二泄漏电流比该第一泄漏电流大。
[0005] 在一个实施例中，一种半导体开关装置包括常通半导体元件，其具有第一电流电 极、第二电流电极和第一控制电极;常断半导体元件，其具有第三电流电极、第四电流电极 和第二控制电极，该第三电流电极被耦合到第一控制电极并且被耦合到参考端子，并且该 第四电流电极被耦合到第一电流电极；以及驱动电路，其具有第五电流电极和第六电流电 极，该第六电流电极被耦合到参考端子并且该第五电流电极被耦合到该第二控制电极以提 供控制信号以用于将该常断半导体元件接通或关断。该常通半导体元件的输出电容以及所 述常断半导体元件的输出电容满足条件（C QSS_Ncin*V_DD) / (CQSS_Nciff+CGS_Ncin)〈Vbr_ Nciff-Vth _Νοη，其中CciSS+Non表示所述常通半导体元件的所述输出电容，CciSS_Nrff表示所述常断半导体元 件的所述输出电容，<^&^。11表不在所述第一控制电极与所述第一电流电极之间的电容，V_DD 表示供给电压，Vbr_Nciff表示所述常断半导体元件的击穿电压，并且示所述常通半 导体元件的阈值电压。
[0006] 本领域技术人员在阅读以下具体描述并且观看附图之后将认识到附加的特征和 优点。
【附图说明】
[0007] 附图的要素相对于彼此并不必被等比例缩放。相同的附图标记指代相对的相似部 件。各种图示的实施例的特征可以被结合，除非它们彼此相斥。在附图中描绘并且在以下说 明书中具体描述各实施例。
[0008] 图1图示了根据第一实施例的半导体开关装置的示意性电路图。
[0009] 图2图示了根据第二实施例的半导体开关装置的示意性电路图。
[0010]图3图示了根据第三实施例的半导体开关装置的示意性电路图。
[0011] 图4图示了根据第四实施例的半导体开关装置的示意性电路图。
[0012] 图5图示了根据第五实施例的半导体开关装置的示意性电路图。
【具体实施方式】
[0013] 在以下详细描述中，参考了形成其一部分的附图，并且其中通过图示的方式被示 出，在具体的实施例中可以实践本发明。在该方面，方向性术语，诸如"顶"、"底"、"前"、 "后"、"首"、"尾"等参照被描述的（多个)附图的定向而被使用。因为各实施例的部件可以被 定位处于若干不同定向，方向上的术语被用于图示的目的并且决不用于限制。要理解的是， 可以利用其它实施例，并且可以做出结构或逻辑上的改变而不脱离本发明的范围。其下面 的详细描述不应被视为具有限制意义，并且本发明的范围由所附权利要求限定。
[0014] 若干实施例将在以下进行解释。在该情况下，相同的结构特征由在图中相同或相 似的附图标记所标识。在本说明书的上下文中，"横向"或"横向方向"应被理解为是指通常 平行于半导体材料或半导体载体的横向程度行进的方向或程度。横向方向因而通常平行于 这些表面或侧面而延伸。与此相反，术语"垂直"或"垂直方向"被理解为是指通常垂直于这 些表面或侧面，因此垂直于横向方向行进的方向。因此，垂直方向在半导体材料或半导体载 体的厚度方向上行进。
[0015] 如在本说明书中使用的，术语"耦合"和/或"电耦合"并不意味着是指元件必须直 接耦合在一起一一可以在"親合"或"电耦合"元件之间设置中间元件。
[0016] 诸如高电压耗尽型晶体管之类的耗尽型器件具有负阈值电压，这意味着它可以在 零栅极电压处传导电流。这些器件通常是接通的。诸如低电压增强型晶体管之类的增强型 器件具有正阈值电压，这意味着它不能在零栅极电压处传导电流，并且通常是关断的。
[0017] 如在本文中使用的，"III族氮化物"指的是化合物半导体，其包括氮(N)和至少一 个III族元素，包括铝(A1)、镓(Ga)、铟（In)和硼(B)，并且包括但不限于任何其合金，诸如举 例而言:氮化铝镓(Al xGa(I-X)N)、氮化铟镓(InyGa(i-y)N)、氮化铝铟镓(Al xInyGa(Ity)N)、磷砷 化镓氮化物(GaAsaPbN(i- a-b))以及铝铟镓砷磷氮化物(AlxInyGa(i-x- y)AsaPbN(i-a-b))。氮化铝镓 指的是由式AlxGa(i- x)N描述的合金，其中x〈l。
[0018] 图1图示了根据第一实施例的半导体开关装置10的示意性电路图。
[0019] 半导体开关装置10包括常通半导体元件11，诸如耗尽型晶体管，其具有第一电流 电极12、第二电流电极13以及第一控制电极14。常通半导体元件11具有第一泄漏电流。半导 体开关装置10还包括常断半导体元件15,诸如增强型晶体管，其具有第三电流电极16、第四 电流电极17以及第二控制电极18。第三电流电极16被连接到第一控制电极14，并且第四电 流电极17被连接到第一电流电极12。常断半导体元件15具有第二泄漏电流。半导体开关装 置还包括被电耦合到第二控制电极18驱动电路19,其被配置为将常断半导体元件15接通或 关断。特别是，驱动电路19具有第五电流电极20和第六电流电极21。第六电流电极21被连接 到参考端子，并且第五电流电极20被连接到第二控制电极18。该第二泄漏电流大于该第一 泄漏电流。
[0020] 常通半导体元件可以包括宽带隙的半导体材料，诸如碳化硅，或者II族氮化物，诸 如氮化镓或氮化铝镓。
[0021] 常断半导体元件可以包括第二半导体材料，其不同于用来形成常通半导体元件的 半导体材料或半导体材料的类。第二半导体材料可以包括硅。
[0022] 常通半导体元件可以是高电子迀移率晶体管（HEMT)或者结型场效应晶体管 (JFET)。常断半导体元件可以是诸如MOSFET之类的晶体管器件。
[0023] 该第二泄漏电流可以是该第一泄漏电流的十倍。
[0024] 第六电流电极21和第三电流电极16在图1中图示为被耦合到接地。然而，第六电流 电极21和第三电流电极16可以被耦合到参考端子和高于OV的参考电势。
[0025] 参考端子可以被耦合到接地，例如在低侧开关，或者被耦合到高电势，例如在高侧 开关。
[0026]半导体开关装置还可以包括电阻器或MOS栅控二极管或肖特基二极管，其被并联 地连接到第三电流电极和第四电流电极以便于调节常断半导体元件的泄漏电流。
[0027] MOSFET包括固有双极体二极管并且可以被单独使用而没有与晶体管器件并联耦 合的附加的MOS栅控二极管或肖特基二极管。在一些实施例中，在MOSFET内的二极管势皇可 以通过在体区中包括SiGe或SiGeC而被减小。在体区中使用SiGe或SiGeC可以导致正向电压 VF的减小以及泄漏电流的增大，而不需要MOSFET器件的任何区域。
[0028] 常通半导体元件的输出电容以及常断半导体元件的输出电容可以满足条件 (C〇SS_Non*V_DD ) / ( C〇SS_Noff+CGS_Non)〈Vbr_Noff-Vth_Non，其中 C〇SS_Non表不常通半导体兀件的输出 电容，Cciss_N〇f f表;^常断半导体兀件的输出电容，Ccs+Non表;^在第一控制电极与第一电流电极 之间的电容，V_DD表示供给电压，Vbr_N〇ff表示常断半导体元件的击穿电压，并且Vth_Ncm表 示常通半导体元件的阈值电压。
[0029] 针对诸如高电压耗尽型晶体管器件之类的高电压常通半导体元件提供总体上常 断半导体器件的一种方法是级联配置，其中诸如低电压增强型晶体管之类的低电压常断的 器件与高电压常通的器件串联地设置，并且低电压常断的晶体管器件的源极被耦合到高电 压常通半导体器件的栅极。在普通操作期间，常通的器件可以经由常断的器件被接通或关 断。驱动电压被应用到常断的器件的栅极，并且常通的器件的开关可以通过开关常断的器 件而被间接地控制。
[0030] 级联布置可以被使用于III-V化合物半导体器件，诸如基于氮化镓的高电子迀移 率晶体管(HEMT)。由于诸如III族的基于氮化物的HEMT之类的一些III-V基的半导体器件的 强极性，可能存在强极化电荷，其即使在不施加任何电压的情况下也可导致形成反转层。这 些III-V器件可以固有地常通，这意味着即使在没有任何控制电压施加到栅极电极的情况 下电流也可以从III-V器件的漏极端子流到源极端子。
[0031] 低电压增强型晶体管可以是基于硅的金属氧化物半导体场效应晶体管(MOSFET)。
[0032] 在一个实施例中，一种半导体开关装置包括常通半导体元件，其具有第一电流电 极、第二电流电极和第一控制电极;常断半导体元件，其具有第三电流电极、第四电流电极 和第二控制电极，该第三电流电极被耦合到第一控制电极并且被耦合到参考端子，并且该 第四电流电极被耦合到第一电流电极；以及驱动电路，其具有第五电流电极和第六电流电 极。该第六电流电极被耦合到参考端子并且该第五电流电极被耦合到第二控制电极，以提 供用于将常断半导体元件接通或关断的控制信号。该常通半导体元件的输出电容以及该常 断半导体兀件的输出电容满足条件((^5_〃。11*￥_00)/(0]55__￡+0〇5_〃。11)〈￥131'_〃。:￡ ?厂￥1：11_〃。11，其 中C〇SS_Non表不常通半导体兀件的输出电容，C〇SS_Nof f表不常断半导体兀件的输出电容，CGS_N〇n 表不在第一控制电极与第一电流电极之间的电容，V_DD表不供给电压，Vbr_N〇f f表不常断半 导体元件的击穿电压，并且vth_Ncin表示常通半导体元件的阈值电压。
[0033] 常通半导体元件可以包括宽带隙的半导体材料，诸如碳化硅以及III族氮化物。常 断半导体元件可以包括硅。在一些实施例中，常通半导体元件包括高电子迀移率晶体管并 且常断半导体元件包括M0SFET。
[0034] 在一个实施例中，一种方法包括调节在开关电路中的低电压增强型晶体管的泄漏 电流，该开关电路包括以级联布置可操作地连接到低电压增强型晶体管的高电压耗尽型晶 体管，使得在预定温度范围以内该低电压增强型晶体管的泄漏电流高于高电压耗尽型晶体 管的泄漏电流。该方法可以被用来减小或避免静态雪崩的风险。
[0035] 低电压增强型晶体管的泄漏电流的调节可以包括将由电阻器和二极管的集合中 的一个与低电压增强型晶体管并联地耦合。
[0036] 在一些实施例中，该低电压增强型晶体管的泄漏电流被调节，使得在预定温度范 围以内该低电压增强型晶体管的泄漏电流是高电压耗尽型晶体管的泄漏电流的至少十倍。
[0037] 预定温度范围可以是开关电路的操作温度范围，该开关电路包括低电压增强型晶 体管和高电压耗尽型晶体管，和/或低电压增强型晶体管和高电压耗尽型晶体管中的一者 或两者。
[0038] 该方法还可以包括将低电压增强型晶体管的源极电极耦合到高电压耗尽型晶体 管的栅极电极，并且将低电压增强型晶体管的漏极电极耦合到高电压耗尽型晶体管的源极 电极，将驱动电路耦合到参考电势以及低电压增强型晶体管的栅极电极。
[0039] 该方法可以包括提供常通的高电压耗尽型晶体管的输出电容和低电压增强型晶 体管的输出电容，使得满足条件(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non )〈 Vbr_Nof f-Vth_Non，其中 (3〇55_〃。11表不高电压耗尽型晶体管的输出电容，C〇SS_Nc)f f表不低电压增强型晶体管的输出电 容，Ccs+Non表不在第一控制电极与第一电流电极之间的电容，V_DD表不供给电压，Vbr_N〇f f表 示低电压增强型晶体管的击穿电压，并且Vth_Ncin表示高电压耗尽型晶体管的阈值电压。
[0040] 在一个实施例中，一种开关电路包括具有第一泄漏电流的高电压耗尽型晶体管， 其以级联布置可操作地连接到具有第二泄漏电流的低电压增强型晶体管，所述第二泄漏电 流大于所述第一泄漏电流。
[0041] 高电压耗尽型晶体管可以包括III族基于氮化物的高电子迀移率晶体管并且低电 压耗尽型晶体管可以包括MOSFET。
[0042] 高电压耗尽型晶体管的输出电容和低电压增强型晶体管的输出电容可以被调节， 使得(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non )〈 Vbr_Nof f-Vth_Non，其中 C〇SS_Non表不尚电压耗尽型晶体 管的输出电容，Coss+Nof f表不低电压增强型晶体管的输出电容，CGS_Non表不在高电压耗尽型 晶体管的栅极与源极之间的电容，V_DD表示供给电压，Vbr_Nciff表示低电压增强型晶体管的 击穿电压，并且Vth_ Ncin表示高电压耗尽型晶体管的阈值电压。
[0043] 在一个实施例中，由电阻器和二极管构成的集合中的一个与低电压增强型晶体管 并联地耦合。
[0044] 图2图示了根据第二实施例的半导体开关装置30的示意性电路图，其包括常通半 导体元件31，诸如耗尽型晶体管，例如为耗尽型III族基于氮化物的HEMT，其具有源极电极 32、漏极电极33以及栅极电极34。半导体开关装置30还包括常断半导体元件35,诸如增强型 晶体管，例如为串联地耦合到常通半导体元件31的基于增强型硅的M0SFET，该常断半导体 元件 35还具有源极电极36、漏极电极37以及栅极电极38。常断半导体元件 35串联地耦合到 常通半导体元件31，使得常断半导体元件35的漏极电极37被连接到常通半导体元件31的源 极电极32。
[0045]常通半导体元件31以级联布置与常断半导体元件35可操作地耦合，使得常断半导 体元件35的源极电极36被连接到常通半导体元件31的栅极电极34。
[0046]驱动电路39被电耦合到常断半导体元件的栅极电极38以提供控制信号以用于将 常断半导体元件35接通或关断。特别是，驱动电路39具有第一电极40以及第二电极41，该第 一电极40被连接到常断半导体元件35的栅极电极38,并且第二电极41被耦合到参考端子。 常断半导体元件35的源极电极36和常通半导体元件31的栅极电极34被耦合到参考端子。 [0047]虽然第二电极41和源极电极36在图2中被图示为被耦合到接地，在其它实施例中， 它们可以被耦合到参考端子和高于OV的参考电势。
[0048] 在图2中图示的常通半导体元件31可以包括宽带隙半导体材料，诸如碳化硅(SiC) 或III族氮化镓(GaN)或氮化错镓(AI xGa (li) N)。包括这些半导体材料的元件通过针对给定 导通电阻的更高的介电强度以及通过更高的开关速度而与硅元件区分开。
[0049] 常断半导体元件35可以包括第二半导体材料，其例如是硅。包括硅的常断半导体 元件可以以高水平的可靠性并且没有瑕疵而被制造。
[0050] 在图2中图示的常通半导体元件31可以是III族基于氮化物的HEMT 42,并且常断 半导体元件35可以是基于硅的MOSFET 43 JOSFET 43的漏极电极37被连接到HEMT 42的源 极电极32,并且MOSFET 43的源极电极36被连接到HEMT 42的栅极电极34AEMT通过被应用 到MOSFET 43的栅极电极38的偏压而被开关。然而，HEMT 42作为常通的元件的使用以及 MOSFET 43作为常断的元件的使用应当仅仅被理解为示例。常通半导体元件31可以是JFET 并且所用的常断半导体元件35可以是双极型晶体管、IGBT或III族氮化物晶体管。
[0051] 在级联方案中发生静态和/或动态雪崩的风险可以通过调节增强型晶体管与耗尽 型晶体管的泄漏电流的比率而被减小或避免。可替代地或附加地，动态雪崩可以通过调节 电容，例如为增强型晶体管与耗尽型晶体管的输出电容而被减小或避免。
[0052]例如，在开关期间，在常断的MOSFET 43的漏极37与源极电极36之间的最大电压可 以超过硅器件的最大额定电压。在该条件下，MOSFET 43可进入导致损失系统的可控性并且 最可能导致对可靠性的负面影响的雪崩击穿。例如，当半导体开关装置处于其静态关断状 态时，MOSFET 43的漏极到源极电压可以由常通半导体元件31的泄漏电流被充电到高于其 最大额定电压的值，将MOSFET 43驱动至静止雪崩击穿。
[0053] 以级联布置耦合的两个晶体管器件的泄漏电流的比率可以被控制，以便于通过提 供给常断半导体晶体管35以大于常通半导体晶体管31的泄漏电流的泄漏电流而避免这样 的静态雪崩击穿。
[0054] 常断半导体晶体管35的泄漏电流可以是常通半导体晶体管31的十倍，以便于具有 安全的余裕并且更好地避免静态雪崩。
[0055] 进而，泄漏电流的比率可以针对半导体开关元件的整个操作温度范围得以维持。 例如，针对I OOm欧姆的设计以及25摄氏度的操作温度，第一泄漏电流的范围可以在I OnA与 IOOnA(安培)之间，并且第二泄漏电流在IOOnA与ΙμΑ之间。针对150摄氏度的操作温度，第一 泄漏电流的范围可以在ΙμΑ与1 ΟμΑ之间，并且第二泄漏电流在1 ΟμΑ与1 ΟΟμΑ之间。
[0056] 常断半导体器件的泄漏电流可以通过将另外的泄漏路径并联地耦合到半导体器 件而被调节。半导体开关装置30可以进一步包括并联地耦合到常断半导体元件35的源极电 极36和漏极电极37的电阻器44。电阻器可以被用来提供另外的电流泄漏路径并且辅助防止 在MOSFET 43中积聚的漏极到源极电压超过高于其最大额定电压的值，从而防止MOSFET 43 驱动到静止雪崩击穿。
[0057]图3图示了根据第三实施例的半导体开关装置50的示意性电路图。半导体开关装 置50包括以高电压耗尽型晶体管31的形式的常通半导体元件，其以级联配置可操作地耦合 以低电压增强型晶体管的形式的常断半导体元件35,该半导体开关装置50还包括驱动电路 39,其被耦合到低电压增强型晶体管35的栅极电极38。
[0058]半导体开关装置50包括诸如MOS栅控二极管51之类的二极管，其并联地耦合到常 断半导体元件35,特别是耦合到常断半导体元件35的漏极37和源极电极36。该二极管提供 了与低电压增强型晶体管并联的另外的电流泄漏路径。二极管51的减小的电势皇可导致在 前向方向中更小的压降，以及在阻挡方向中更高的泄漏电流。如在本文中使用的，"MOS栅控 二极管"或"MGD"旨在描述具有短路的栅极电极和源极电极的MOSFET结构，例如，MGD是两个 端子的场效应结构。
[0059]再次地，虽然驱动电路39的第二电极41和源极电极36在图3中被图示为被耦合到 接地，在其它实施例中，它们可以被耦合到参考端子和高于OV的参考电势。
[0060] 图4图示了根据第四实施例的半导体开关装置60的示意性电路图。半导体开关装 置60包括以高电压耗尽型晶体管31的形式的常通半导体元件，其以级联配置可操作地耦合 以低电压增强型晶体管35的形式的常断半导体元件，该半导体开关装置50还包括驱动电路 39,其被耦合到低电压增强型晶体管35的栅极电极38。虽然第二电极41和源极电极36在图4 中被图示为耦合到接地，半导体开关装置并不限于该布置，并且在其它实施例中第二电极 41和源极电极36可以被耦合到高于OV的参考电势。
[0061] 半导体开关装置60包括并联地耦合到低电压增强型晶体管35的肖特基二极管61， 其提供了另外的电流泄漏路径。肖特基二极管被耦合在高电压耗尽型晶体管31的漏极37与 源极电极36之间，以便于实现与增大相连的低体二极管拐点电压，并且因而控制第二泄漏 电流以便于防止在MOSFET中积聚的漏极到源极电压超出高于其最大额定电压的值。
[0062] 肖特基二极管可以被使用作为用于低电压器件的体二极管，因为肖特基二极管与 半导体二极管相比通常具有较低的拐点电压。用来实现低阈值电压的其它方案包括埋在器 件以下的体积中的类体二极管。该类体二极管可以包括SiGe或者SiGeC。
[0063] 图5图示了根据第五实施例的半导体开关装置70的示意性电路图。半导体开关装 置70包括以高电压耗尽型晶体管31的形式的常通半导体元件，其以级联配置可操作地耦合 以低电压增强型晶体管35的形式的常断半导体元件，该半导体开关装置50还包括驱动电路 39,其被耦合到低电压增强型晶体管35的栅极电极38。虽然第二电极41和源极电极36在图5 中被图示为耦合到接地，在其它实施例中第二电极41和源极电极36被耦合到高于OV的参考 电势。
[0064] 特别是，图5图示了半导体开关装置70的简化示意性电路图。
[0065]常通半导体元件31可以是III族基于氮化物的HEMT 42,常断半导体元件35可以是 基于硅的MOSFET 43。半导体开关装置70的操作类似于以上所述的。特别是，驱动电压被应 用到MOSFET 43的栅极电极38以将MOSFET 43接通以及关断，由此将GaN HEMT 42间接地接 通或关断。
[0066]当半导体开关装置70从接通状态切换到关断状态时，M0SFET43的漏极到源极电压 可上升到高于其最大额定电压的值，并且MOSFET 43可进入动态雪崩击穿。发生动态雪崩的 风险可通过适当选择器件电容而被减小或避免。
[0067]常通半导体元件31以及常断半导体元件35两者的主要器件电容在图5中指示。 [0068]在半导体开关装置70的开关期间，MOSFET 43的漏极到源极电压可以根据三个器 件参数而被确定，特别是GaN HEMT 42的栅极到源极电容CGS_GaN，M0SFET 43的栅极到漏极 电容CGD_Si，以及MOSFET 43的漏极到源极电容O^Si13MOSFET 43的栅极到漏极电容CO)_ Si与MOSFET 43的漏极到源极电容CDS_Si之和是输出电容，MOSFET 43的⑶SS_Si。特别是， MOSFET 43的漏极到源极电压可以通过增大MOSFET 43的栅极到漏极电容CGD_Si和栅极到 源极电容CDS_Si与GaN HEMT 42的栅极到源极电容CGS_GaN相比的值而被减小。
[0069] GaN HEMT 42的输出电容⑶SS可以影响半导体开关装置70的总体性能，并且可以 被最小化以便于减小MOSFET 43的最大漏极到源极电压。
[0070] 半导优开羊奘罟的！件参教可滿吊备件，
[0071]
[0072] 其中V_BR_Si表示MOSFET的最大额定电压，V_DD表示供给电压，并且V_TH_ GaN表示 GaN HEMT阈值电压。
[0073] 更加简化地，该条件可以被表达为：
[0074] (Coss-GaN*V_DD)/(C〇SS-Si+Ccs-GaN)〈V_BR_Si-V_TH_GaN，
[0075] 其中CQSS_Si表示硅MOSFET 43的输出电容，并且V_BR_Si表示娃MOSFET 43的击穿电 压。
[0076] 进而，为了满足该条件，器件参数可以根据以下条件而被选择，例如：
[0077] ClSS-GaN/C〇SS-GaN > 10
[0078] Cgd_si/Coss >5.5
[0079 ] Cds-si/Coss > 45
[0080] Cgd-si/Ccs-si>l，
[0081 ] 其中Ciss_GaN表示GaN HEMT 42的输入电容。
[0082] 例如，针对100m欧姆的设计以及400伏特的供给电SV_DD，GaN HEMT 42的输出电 容CQSS_GaN的范围可在20pF与50pF之间，GaN HEMT 42的栅极到源极电容CGS_GaN可大于200pF， MOSFET 43的栅极到漏极电容CGD_Si可等于或大于llOpF，并且MOSFET 43的漏极到源极电容 CDS_Si可等于或大于900pF，其中GaN HEMT阈值电SV_TH为-7伏特。
[0083] MOSFET 43的栅极到源极电容CGS_Si可被选择为使得其足够高以将MOSFET 43的容 性假接通保持在将不损害总体性能的水平，并且使得其足够低从而总体栅极电荷不超出由 特定应用电路设定的某限制。
[0084] 如果GaN阈值电SV_TH_GaN的绝对值增大，在MOSFET 43上的应力也可增大，并且可 进一步增大动态雪崩和不稳定的风险。其结果是，可选择使V_TH_GaN可落在[_9V，_3V]数量 级的范围中。GaN阈值电SV_TH_ CaN的较低绝对值例如可以利用诸如举例而言在栅极区之下 所选的势皇凹槽之类的过程而被实现。开关装置70对振荡和封装寄生效应具有鲁棒性。
[0085] 级联布置的耗尽型晶体管的泄漏电流与增强型晶体管的泄漏电流的比率的调节 以及电容的选择的组合还可以被用来减小或避免静态和动态雪崩的风险。
[0086] 诸如"以下"、"之下"、"下部"、"之上"、"上部"之类的空间相对术语被使用以方便 描述来解释一个要素相对于第二要素的放置。这些术语旨在包括器件的不同定向以及与在 图中描绘的那些不同的定向。
[0087]进而，诸如"第一"、"第二"之类的术语也被用来描述各种要素、区域、分段等，并且 也不意为做出限制。在整个说明书中，相同的术语指的是相同的要素。
[0088]如本文中使用的，术语"具有"、"包含"、"包括"等是开放端术语，其指示所指要素 或特征的存在但不排除附加的要素或特征。冠词"一"、"一个"和"该"也意图包括复数以及 单数，除非上下文另有明确说明。
[0089]但应该理解的是，本文描述的各种实施例的特征可以彼此结合，除非特别另外指 出。
[0090]虽然具体的实施例已经在本文中说明及描述，将被本领域技术人员理解的是各种 替换和/或等效实现方式可以代替所示和所述的具体实施例而不脱离本发明的范围。本申 请旨在涵盖本文所讨论的具体实施例的任何修改或变化。因此，其意图是，本发明仅由权利 要求及其等同物来限定。
【主权项】
1. 一种开关电路，包括： 高电压耗尽型晶体管，具有第一泄漏电流并且以级联布置可操作地连接到具有第二泄 漏电流的低电压增强型晶体管，所述第二泄漏电流大于所述第一泄漏电流。2. 根据权利要求1所述的开关电路，其中所述高电压耗尽型晶体管是III族基于氮化物 的高电子迀移率晶体管(HEMT)并且所述低电压增强型晶体管是MOSFET。3. 根据权利要求1所述的开关电路，其中所述高电压耗尽型晶体管的输出电容以及所 述低电压增强型晶体管的输出电容满足条件(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non)〈Vbr_Nof f-Vth_Non，其中COSS-Non表不所述高电压耗尽型晶体管的所述输出电容，COSS-Noff表不所述低电 压增强型晶体管的所述输出电容，c cs_Ncin表示在所述高电压耗尽型晶体管的栅极与源极之 间的电容，V_DD表示所述开关电路的供给电压，Vbr_ Nciff表示所述低电压增强型晶体管的击 穿电压，并且示所述高电压耗尽型晶体管的阈值电压。4. 根据权利要求1所述的开关电路，其中电阻器和二极管之一与所述低电压增强型晶 体管并联地耦合。5. -种方法，包括： 调节在开关电路中的低电压增强型晶体管的泄漏电流，所述开关电路包括以级联布置 可操作地连接到低电压增强型晶体管的高电压耗尽型晶体管，使得在预定温度范围以内所 述低电压增强型晶体管的所述泄漏电流高于所述高电压耗尽型晶体管的泄漏电流。6. 根据权利要求5所述的方法，其中调节所述低电压增强型晶体管的所述泄漏电流包 括将电阻器和二极管之一与所述低电压增强型晶体管并联地耦合。7. 根据权利要求5所述的方法，其中所述低电压增强型晶体管的所述泄漏电流被调节 以使得在预定温度范围以内所述低电压增强型晶体管的所述泄漏电流是所述高电压耗尽 型晶体管的所述泄漏电流的至少十倍。8. 根据权利要求5所述的方法，进一步包括： 将所述低电压增强型晶体管的源极电极耦合到所述高电压耗尽型晶体管的栅极电极； 将所述低电压增强型晶体管的漏极电极耦合到所述高电压耗尽型晶体管的源极电极； 以及 将驱动电路耦合到所述低电压增强型晶体管的栅极电极和参考端子。9. 根据权利要求5所述的方法，进一步包括提供所述高电压耗尽型晶体管的输出电容 以及所述低电压增强型晶体管的输出电容以使得满足条件（C〇SS_Ncm*V_DD)/(Cc)SS_Nc)ff + CGS_Non)〈Vbr_Noff-Vth_Non，其中C〇SS_Non表不所述尚电压耗尽型晶体管的所述输出电容， C〇SS_Nof f表不所述低电压增强型晶体管的所述输出电容，不在所述第一控制电极与 所述第一电流电极之间的电容，V_DD表示所述开关电路的供给电压，Vbr_ Nciff表示所述低电 压增强型晶体管的击穿电压，并且￥〖1〇。11表示所述高电压耗尽型晶体管的阈值电压。10. -种半导体开关装置，包括： 常通半导体元件，具有第一电流电极、第二电流电极和第一控制电极，所述常通半导体 元件提供第一泄漏电流； 常断半导体元件，具有第三电流电极、第四电流电极和第二控制电极，所述第三电流电 极被耦合到所述第一控制电极并且被耦合到参考端子，并且所述第四电流电极被耦合到所 述第一电流电极，所述常断半导体元件提供第二泄漏电流;以及 驱动电路，具有第五电流电极和第六电流电极，所述第六电流电极被耦合到所述参考 端子并且所述第五电流电极被耦合到所述第二控制电极，以提供用于将所述常断半导体元 件接通或关断的控制信号， 其中所述第二泄漏电流大于所述第一泄漏电流。11. 根据权利要求10所述的半导体开关装置，其中所述常通半导体元件包括碳化硅或 III族氮化物。12. 根据权利要求10所述的半导体开关装置，其中所述常断半导体元件包括硅。13. 根据权利要求10所述的半导体开关装置，其中所述常通半导体元件是高电子迀移 率晶体管(HEMT)并且所述常断半导体元件包括MOSFET。14. 根据权利要求10所述的半导体开关装置，其中所述第二泄漏电流是所述第一泄漏 电流的十倍。15. 根据权利要求10所述的半导体开关装置，进一步包括与所述第三电流电极和所述 第四电流电极并联地耦合的另外的泄漏电流路径，所述另外的泄漏电流路径包括电阻器、 MOS栅控二极管或肖特基二极管。16. 根据权利要求10所述的半导体开关装置，其中所述常通半导体元件的输出电容以 及所述常断半导体兀件的输出电容满足条件（C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non)〈Vbr_Nof f-Vth_Non，其中C〇SS_Non表不所述常通半导体兀件的所述输出电容，C〇SS_Nof f表不所述常断半导 体元件的所述输出电容，(^^。11表不在所述第一控制电极与所述第一电流电极之间的电容， V_DD表示所述半导体开关装置的供给电压，Vbr_Nciff表示所述常断半导体元件的击穿电压， 并且Vth_ Ncin表示所述常通半导体元件的阈值电压。17. -种半导体开关装置，包括： 常通半导体元件，具有第一电流电极、第二电流电极和第一控制电极； 常断半导体元件，具有第三电流电极、第四电流电极和第二控制电极，所述第三电流电 极被耦合到所述第一控制电极并且被耦合到参考端子，并且所述第四电流电极被耦合到所 述第一电流电极；以及 驱动电路，具有第五电流电极和第六电流电极，所述第六电流电极被耦合到参考端子 并且所述第五电流电极被耦合到所述第二控制电极，以提供用于将所述常断半导体元件接 通或关断的控制信号， 其中所述常通半导体元件的输出电容以及所述常断半导体元件的输出电容满足条件 (C〇SS_Non*V_DD)/(CQSS_Noff+CGS_Non)〈Vbr_Noff-Vth_Non，其中C〇SS_Non表不所述常通半导体兀件的 所述输出电容，CciSS+Nof f表不所述常断半导体元件的所述输出电容，[〇5_〃。11表不在所述第一控 制电极与所述第一电流电极之间的电容，V_DD表示所述半导体开关装置的供给电压， Vbr_Nciff表示所述常断半导体元件的击穿电压，并且示所述常通半导体元件的阈 值电压。18. 根据权利要求17所述的半导体开关装置，其中所述常通半导体元件包括碳化硅或 III族氮化物。19. 根据权利要求17所述的半导体开关装置，其中所述常断半导体元件包括硅。20. 根据权利要求17所述的半导体开关装置，其中所述常通半导体元件是高电子迀移 率晶体管(HEMT)并且所述常断半导体元件包括MOSFET。
【文档编号】H03K17/687GK105915202SQ201610101910
【公开日】2016年8月31日
【申请日】2016年2月24日
【发明人】G·库拉托拉, O·黑伯伦, R·西明耶科
【申请人】英飞凌科技奥地利有限公司