一种分段延迟环模数转换器的制造方法
【专利摘要】本发明公开了一种分段延迟环模数转换器，该模数转换器的高位采用分段线性化设计，低位采用延迟环结构，总共位数精度为6位；该模数转换器包括采样编码模块、延迟环转换模数模块、参考电压调整模块和分段比较模块，分段比较模块内的基准电压将输入电压的范围划分为四个电压分段区间；分段比较模块根据四个电压分段区间对输入电压进行模数转换得到高两位二进制码B1 B2，延迟环模数转换模块根据B1 B2分别对四个电压分段区间的延迟线长度进行调整，参考电压调整模块根据B1 B2分别对四个电压分段区间的参考电压进行调整，延迟环模数转换模块结合延迟线长度和参考电压对输入电压进行模数转换得到低四位二进制码B3 B4 B5 B6。本发明兼顾了分段线性化设计和延迟环结构的优点。
【专利说明】
一种分段延迟环模数转换器
技术领域
[0001]本发明涉及一种分段延迟环模数转换器，属于集成电路设计中的模数转换器技术。
【背景技术】
[0002]延迟型ADC和在模拟ADC结构的基础上加以改进获得的窗口型ADC相比，这种新型ADC由数字结构单元构成，在数字开关电源中具有更大的优势:功耗更低，面积更小，较强的抗噪声抗干扰能力，不依赖于精确的模拟器件，可以用标准的数字逻辑单元来实现，可以用硬件描述语言来进行设计。这种结构的一个明显缺点就是输出精度受工艺、温度等的影响，所以需要一些额外的配套电路对输出结构进行校对。另外，延迟型ADC的电源电压就是数字开关电源的输出电压，即数字开关电源的输出电压就是ADC的输入电压，这个电压一般和数字工艺中要求的电源电压不一样，所以在电平传输过程中，还要考虑电平不同所带来的不利影响。上述两个方面是延迟型ADC最显著的缺点，限制了在数字开关电源中应用延迟型ADC的便捷性。延迟线型ADC是通过延迟线的结构将模拟输出电压转化为数字量，根据延迟单元的延迟时间和电源电压成反比例关系，通过输入脉冲信号在延迟链上的传播，对延迟链上不同节点采集得到相应的传输电压大小，一般为高电平和低电平，从而获得数字量。这种结构的有点在于全数字设计，大大降低了电路的整体功耗和环路补偿所带来的复杂程度。
【发明内容】
[0003]发明目的:为了克服现有技术中存在的不足，本发明提供一种分段延迟环模数转换器，能够提高延迟型模数转换器的精度和转换效率，同时能够兼顾分段化和延迟环的性能优点。
[0004]技术方案:为实现上述目的，本发明采用的技术方案为:
[0005]—种分段延迟环模数转换器，该模数转换器的高位采用分段线性化设计，低位采用延迟环结构，总共位数精度为6位;该模数转换器包括采样编码模块、延迟环转换模数模块、参考电压调整模块和分段比较模块，分段比较模块内的基准电压V1、V2和V3将输入电压￥此11(^的范围划分为四个电压分段区间[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中￥0和￥4分别为输入电压Vsence的下限和上限，V0<V1<V2<V3<V4;分段比较模块根据四个电压分段区间对输入电压Vsence进行模数转换得到高两位二进制码BI和B2，延迟环模数转换模块根据高两位二进制码BI和B2分别对四个电压分段区间的延迟线长度进行调整，参考电压调整模块根据高两位二进制码BI和B2分别对四个电压分段区间的参考电压进行调整，延迟环模数转换模块结合各个电压分段区间的延迟线长度和参考电压分别在四个电压分段区间内对输入电压Vsence进行模数转换得到低四位二进制码B3、B4、B5和B6。
[0006]上述方案中，当确定了高两位二进制码BI和B2后，高两位二进制码BI和B2就会作为最终的二进制最高位而保持在分段比较模块中，直至输入电压Vsence发生改变并脱离了当前的电压分段区间。四个电压分段区间的参考电压依据高两位二进制码BI和B2确定，若高两位二进制码BI和B2保持不变，则四个电压分段区间的参考电压也均保持不变。
[0007]当输入电压Vsence在较小范围内变化时，延迟单元的电压特性就可以近似看成线性的；但是当输入电压Vsence在较大范围内变化时，延迟单元的电压特性线性度就不是很高了。在上述方案中，我们将输入电压Vsence的范围划分成几个较小的电压分段区间，在每个电压分段区间内将输入电压Vsence转换成二进制数字量，就大大提高了整个模数转换器的线性度。将输入电压Vsence的范围划分的越细，整个模数转换器的线性度越高;但若划分得太细，相应的电路实现将过于复杂;所以，综合考虑电路实现的难易程度和整个模数转换器的转换精度等因素，我们将输入电压Vsence的范围划分为四个电压分段区间，所对应的二进制编码为BI和B2。
[0008]具体的，所述延迟环转换模数模块的控制信号由该模数转换器的内部产生，延迟环转换模数模块的控制信号和使能信号enable分别作为或非门的两个输入信号，非门的输出控制输入电压Vsence的引入。由于延迟环转换模数模块的控制信号是由该模数转换器的内部产生的，因此不需要额外的控制信号产生电路，而且内部产生的控制信号受到同样的温度、工艺、负载等因素的影响，因此可以适当抵消延迟环转换模数模块的延迟偏差。
[0009]具体的，所述延迟环转换模数模块包括延迟链、参考延迟链和模数转换单元三个部分，延迟链用于阶跃信号的延迟传递以得到不同电压对应的延迟状态，参考延迟链用于采样信号的延迟作用，模数转换单元用于将延迟状态转化为数字码;延迟链和参考延迟链均对应四个电压分段区间分别分为四段，相邻两段之间通过一个两路分配器连接，每个两路分配器均通过高两位二进制码BI和B2确定上一段的输出信号输出到下一段还是直接输出到模数转换单元组。
[0010]有益效果:本发明提供的分段延迟环模数转换器，采用了两级转换的方式，同时兼顾了分段设计和延时环的优点:1、由于延迟环转换模数模块的控制信号是由该模数转换器的内部产生的，因此不需要额外的控制信号产生电路，而且内部产生的控制信号受到同样的温度、工艺、负载等因素的影响，因此可以适当抵消延迟环转换模数模块的延迟偏差2、当输入电压Vsence在较小范围内变化时，延迟单元的电压特性就可以近似看成线性的;我们将输入电压Vsence的范围划分成几个较小的电压分段区间，在每个电压分段区间内将输入电压Vsence转换成二进制数字量，就可以大大提高了整个模数转换器的线性度;3、两级转换在开关电源系统瞬态响应或者启动建立过程时，输出电压的变化范围会超出窗口的量化范围，此时整个模数转换器的输出为全O或者全1，可以使得系统快速建立，使输出电压快速靠近窗口量化范围，这种输出电压的变化情况可以在分段比较的高两位输出值反映出；而在输出电压达到稳定时，系统会达到一个稳态，整个模数转换器只需要在一个很小的窗口对输出电压进行检测转化，而高两位一般不变，从而提高整个模数转换器的转化效率。
【附图说明】
[0011]图1为本发明的分段延迟环模数转换器工作流程图；
[0012]图2为现有的基本延迟型模数转换器结构图；
[0013]图3为本发明的分段延迟环模数转换器电路原理图；
[0014]图4为本发明中分段比较模块原理图；
[0015]图5为本发明中参考电压调整模块原理图；
[0016]图6为本发明的分段延迟环模数转换器的仿真结果。
【具体实施方式】
[0017]下面结合附图对本发明作更进一步的说明。
[0018]分段比较模块内的基准电压Vl、V2和V3将输入电压Vsence的范围划分为四个电压分段区间[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中￥0和￥4分别为输入电压￥此11(^的下限和上限，V0<V1<V2<V3<V4。如图3所示，分段比较模块根据四个电压分段区间对输入电压Vsence进行模数转换得到高两位二进制码B1B2，B1B2会作为最终的二进制最高位而保持在分段比较模块中，直至输入电压Vsence发生改变并脱离了当前的电压分段区间。延迟环模数转换模块根据B1B2分别对四个电压分段区间的延迟线长度进行调整，参考电压调整模块根据B1B2分别对四个电压分段区间的参考电压进行调整，延迟环模数转换模块结合各个电压分段区间的延迟线长度和参考电压分别在四个电压分段区间内对输入电压Vsence进行模数转换得到低四位二进制码B3B4B5B6。
[0019]延迟环转换模数模块还是利用延迟单元的延迟时间和延迟单元的电源电压成反比的关系的原理设计，由图3可见，延迟环转换模数模块包括延迟链、参考延迟链和模数转换单元组三个部分。下面的参考延迟链作为采样信号产生电路，输出的是上升沿采样的采样信号，对应延迟单元的电源电压是参考电平。上面的延迟链通过一个或非门形成环状结构，延迟环转换模数模块的控制信号和使能信号enable分别作为或非门的两个输入信号，非门的输出控制输入电压Vsence的引入。对应延迟单元的电源电压是输入电压Vsence，当使能信号enable为I时，则或非门的输出为O，则所有延迟单元(B_sample，B_A)都清为O;当使能信号enable跳变为O时，由于A处的信号也为O，或非门的输出为I，这个O跳变为I的阶跃信号就会在上下两条延迟链往后传输，当sample信号出现O到I的跳变阶跃信号时，就会通过采样电路对主延迟链进行采样，译码得到输出二进制码B3B4B5B6。采样之后延迟链的I继续向后传直到A点也变为I，即或非门的一个输入端为I，输出B就跳变为O』点变为O后，上下两个延迟链都从前到后依次清O，直到A点为O，则B点跳变为I，开始下一个采样周期。
[0020]如图4所示的分段比较模块，当输入电压Vsence的范围很大时，延迟单元的延迟时间和电源电压的线性度就不是很高了，但是当输入电压Vsence在较小的范围内变化时，延迟单元的电压特性就可以近似看成线性的。所以如果将输入电压Vsence的范围分成几个较小的区间时，在每一个区间内将输入电压Vsence转换成二进制数字量，就会大大提高整个模数转换器的转换线性度。将输入电压Vsence的范围划分的越细，整个模数转换器的线性度越高;但若划分得太细，相应的电路实现将过于复杂;所以，综合考虑电路实现的难易程度和整个模数转换器的转换精度等因素，我们将输入电压Vsence的范围划分为四个电压分段区间，所对应的二进制编码为B1B2。
[0021]参考延迟链需要一个参考电压来控制采样信号，由于电压分段的原因以及延迟环转换模数模块的结构限制，所以每一个电压分段区间的参考电压一般取所属电压分段区间内的最小电压。如图5所示，参考电压的变换是一个动态的调整过程，在每一个转换周期都会根据高两位二进制数字量B1B2做出相适应的调整。
[0022]在不同的电压分段区间内，延迟环转换模数模块的延迟链和参考延迟链所需要的延迟单元个数是相同的，两条延迟链上的延迟单元会随着两位二进制数字量B1B2的变化而做相应的调整，根据对应延迟的关系和当前电压分段区间的输入电压来决定延迟单元的个数。延迟环模数转换模块根据高两位二进制码BI和B2分别对四个电压分段区间的延迟线长度进行调整。如图3所示，延迟链和参考延迟链均对应四个电压分段区间分别分为四段，相邻两段之间通过一个两路分配器连接，每个两路分配器均通过高两位二进制码BI和B2确定上一段的输出信号输出到下一段还是直接输出到模数转换单元组。
[0023]从图6可以看到所发明能完成模数转换功能，输入仿真信号为一斜坡信号，输出信号为方波。
[0024]以上所述仅是本发明的优选实施方式，应当指出:对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种分段延迟环模数转换器，其特征在于:该模数转换器的高位采用分段线性化设计，低位采用延迟环结构，总共位数精度为6位;该模数转换器包括采样编码模块、延迟环转换模数模块、参考电压调整模块和分段比较模块，分段比较模块内的基准电压V1、V2和V3将输入电压￥%11?5的范围划分为四个电压分段区间[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中VO和V4分别为输入电压Vsence的下限和上限，V0<V1<V2<V3<V;4分段比较模块根据四个电压分段区间对输入电压Vsence进行模数转换得到高两位二进制码BI和B2，延迟环模数转换模块根据高两位二进制码BI和B2分别对四个电压分段区间的延迟线长度进行调整，参考电压调整模块根据高两位二进制码BI和B2分别对四个电压分段区间的参考电压进行调整，延迟环模数转换模块结合各个电压分段区间的延迟线长度和参考电压分别在四个电压分段区间内对输入电压Vsence进行模数转换得到低四位二进制码B3、B4、B5和B6。2.根据权利要求1所述的分段延迟环模数转换器，其特征在于:所述延迟环转换模数模块的控制信号由该模数转换器的内部产生，延迟环转换模数模块的控制信号和使能信号enable分别作为或非门的两个输入信号，非门的输出控制输入电压Vsence的引入。3.根据权利要求1所述的分段延迟环模数转换器，其特征在于:所述延迟环转换模数模块包括延迟链、参考延迟链和模数转换单元三个部分，延迟链用于阶跃信号的延迟传递以得到不同电压对应的延迟状态，参考延迟链用于采样信号的延迟作用，模数转换单元用于将延迟状态转化为数字码;延迟链和参考延迟链均对应四个电压分段区间分别分为四段，相邻两段之间通过一个两路分配器连接，每个两路分配器均通过高两位二进制码BI和B2确定上一段的输出信号输出到下一段还是直接输出到模数转换单元组。
【文档编号】H03M1/34GK105959011SQ201610422490
【公开日】2016年9月21日
【申请日】2016年6月13日
【发明人】吴建辉, 徐力, 孟楠, 绉萌, 钱文明, 李红
【申请人】东南大学