一种基于锁相环电路的频率合成型低噪音倍频器的制造方法
【专利摘要】本发明公开了一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于，主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3等组成。本发明可以对信号的相位进行处理，使信号的相位更加稳定，避免信号在转换过程中出现相位失锁现像，极大的提高了信号的稳定性。本发明可以对信号的频率进行处理，极大的提高了信号的分辨率，从而使信号更加容易识别。
【专利说明】
一种基于锁相环电路的频率合成型低噪音倍频器
技术领域
[0001]本发明涉及一种倍频器，具体是指一种基于锁相环电路的频率合成型低噪音倍频器。
【背景技术】
[0002]随着电子技术的不断发展，倍频器应用越来越广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度;调频设备用倍频器来增大频率偏移;在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。由此可见，倍频器在工业生产的过程中起到重要的作用。然而目前使用的倍频器因产生大量谐波使输出信号相位不稳定，从而使倍频器噪音过大。并且，其倍频次数越高倍频噪声就越大，使倍频器的应用受到限制，尤其是在要求倍频噪声较小的设备中则无法使用。
【发明内容】
[0003]本发明的目的在于克服目前的倍频器噪音过大的缺陷，提供一种基于锁相环电路的频率合成型低噪音倍频器。
[0004]本发明的目的用以下技术方案实现:一种基于锁相环电路的频率合成型低噪音倍频器，主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3，一端与处理芯片U的C管脚相连接、另一端则与电容C3的负极相连接的电阻R7，与处理芯片U的Q管脚相连接的频率合成电路，以及与频率合成电路相连接的输出放大电路组成。
[0005]进一步的，所述频率合成电路由非门A4，三极管VT5，与非门A5，负极与与非门A5的正极相连接、正极作为该频率合成电路的输入端的电容C8，串接在电容C8的正极和非门A4的正向端之间的电阻R14，正极与非门A4的反向端相连接、负极则与与非门A5的负极相连接的电容C9，一端与电容C9的负极相连接、另一端接地的电阻Rl7，串接在与非门A5的负极和三极管VT5的基极之间的电阻Rl 8，一端与三极管VT5的集电极相连接、另一端接地的电阻R19，以及一端与电容C8的负极相连接、另一端经电阻R16后与电容C9的负极相连接的电阻R15组成；电阻R15和电阻R16的连接点接5V电压，所述三极管VT5的发射极与与非门A5的输出端相连接;所述与非门A5的输出端作为该频率合成电路的输出端并与输出放大电路相连接;所述频率合成电路的输入端与处理芯片U的Q管脚相连接。
[0006]所述锁相环电路由异或门Al，异或门A2，异或门A3，三极管VT4，N极与异或门Al的正极相连接、P极作为该锁相环电路的输入端的二极管D6，正极接5V电压、负极经电阻RlO后与二极管D6的P极相连接的电容C5，串接在异或门Al的负极和异或门A2的负极之间的电阻R12，P极与异或门A2的输出端相连接、N极则与三极管VT4的基极相连接的二极管D7，正极经电阻Rl I后与电容C5的负极相连接、负极与三极管VT4的发射极相连接的电容C6，以及正极与电容C6的负极相连接、负极作为该锁相环电路的输出端的电容C7组成;所述异或门A2的负极与二极管D6的P极相连接的同时接地、其正极则与异或门A3的输出端相连接;所述三极管VT4的集电极与异或门A2的负极相连接;所述异或门Al的输出端则与异或门A3的负极相连接;所述锁相环电路的输入端与谐波消除电路相连接、其输出端则与处理芯片U的+TR管脚相连接。
[0007]所述谐波消除电路由三极管VTl，三极管VT2，负极与三极管VTl的发射极相连接、正极接地的电容Cl，串接在三极管VTl的集电极和三极管VT2的基极之间的电阻Rl，N极与谐波消除电路的输入端相连接、P极经电阻R2后与三极管VTl的集电极相连接的二极管D2，串接在三极管VT2的集电极和谐波消除电路的输入端之间的电阻R3，N极与处理芯片U的-TR管脚相连接、P极经电阻R4后与三极管VT2的发射极相连接的二极管D3，N极与三极管VT2的发射极相连接、P极则与二极管D3的P极相连接的二极管Dl，以及正极与二极管Dl的P极相连接、负极则与二极管02的_及相连接的电容C2组成;所述三极管VTl的基极作为该谐波消除电路的输入端。
[0008]所述输出放大电路由放大器P，三极管VT3，P极与频率合成电路的输出端相连接、N极则与三极管VT3的基极相连接的二极管D4，串接在放大器P的正极和输出端之间的电阻R9，N极与放大器P的输出端相连接、P极则与三极管VT3的集电极相连接的二极管D5，以及正极与放大器P的输出端相连接、负极则作为该输出放大电路的输出端的电容C4组成;所述三极管VT3的集电极接地、其发射极则与放大器P的负极相连接。
[0009]所述处理芯片U为⑶4047集成芯片。
[0010]本发明与现有技术相比，具有以下优点及有益效果:
[0011](I)本发明可以减少信号频率在变换过程产生的谐波，使输出的信号更加稳定，从而降低了输出信号的倍频噪声。
[0012](2)本发明采用⑶4047集成芯片作为处理芯片，使本发明更加节能。
[0013](3)本发明可以对信号的相位进行处理，使信号的相位更加稳定，避免信号在转换过程中出现相位失锁现像，极大的提高了信号的稳定性。
[0014](4)本发明可以对信号的频率进行处理，极大的提高了信号的分辨率，从而使信号更加容易识别。
【附图说明】
[0015]图1为本发明的整体结构示意图。
[0016]图2为本发明的锁相环电路的结构图。
[0017]图3为本发明的频率合成电路的结构图。
【具体实施方式】
[0018]下面结合具体实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0019]实施例
[0020]如图1所示，本发明主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3，一端与处理芯片U的C管脚相连接、另一端则与电容C3的负极相连接的电阻R7，与处理芯片U的Q管脚相连接的频率合成电路，以及与频率合成电路相连接的输出放大电路组成。为了更好的实施本发明，所述处理芯片U优选CD4047集成芯片来实现。
[0021 ] 其中，该谐波消除电路由三极管VTl，三极管VT2，电阻Rl，电阻R2，电阻R3，电阻R4，电容Cl，电容C2，二极管Dl，二极管D2以及二极管D3组成。
[0022]连接时，电容Cl的负极与三极管VTl的发射极相连接、其正极接地。电阻Rl串接在三极管VTl的集电极和三极管VT2的基极之间。二极管02的_及与锁相环电路的输入端相连接、其P极经电阻R2后与三极管VTI的集电极相连接。电阻R3串接在三极管VT2的集电极和锁相环电路的输入端之间。二极管03的~极与处理芯片U的-TR管脚相连接、其P极经电阻R4后与三极管VT2的发射极相连接。二极管Dl的N极与三极管VT2的发射极相连接、其P极则与二极管D3的P极相连接。电容C2的正极与二极管Dl的P极相连接、其负极则与二极管D2的N极相连接。所述三极管VTl的基极作为该谐波消除电路的输入端并接外部信号输出设备。
[0023]另外，所述输出放大电路由放大器P，三极管VT3，电阻R9，二极管D4，二极管D5以及电容C4组成。
[0024]该二极管D4的P极与频率合成电路的输出端相连接、其N极则与三极管VT3的基极相连接。电阻R9串接在放大器P的正极和输出端之间。二极管D5的N极与放大器P的输出端相连接、其P极则与三极管VT3的集电极相连接。电容C4的正极与放大器P的输出端相连接、其负极则作为该输出放大电路的输出端。所述三极管VT3的集电极接地、其发射极则与放大器P的负极相连接。
[0025]如图2所示，锁相环电路由异或门Al，异或门A2，异或门A3，三极管VT4，电阻RlO，电阻Rl I，电阻Rl 2，电阻Rl 3，电容C5，电容C6，电容C7，二极管D6以及二极管D7组成。
[0026]连接时，二极管06的~极与异或门Al的正极相连接、其P极作为该锁相环电路的输入端并与二极管02的_及相连接。电容C5的正极接5V电压、其负极经电阻RlO后与二极管D6的P极相连接。电阻R12串接在异或门Al的负极和异或门A2的负极之间。二极管D7的P极与异或门A2的输出端相连接、其N极则与三极管VT4的基极相连接。电容C6的正极经电阻Rll后与电容C5的负极相连接、其负极与三极管VT4的发射极相连接。电容C7的正极与电容C6的负极相连接、其负极作为该锁相环电路的输出端并与处理芯片U的+TR管脚相连接。
[0027]所述异或门A2的负极与二极管D6的P极相连接的同时接地、其正极则与异或门A3的输出端相连接。所述三极管VT4的集电极与异或门A2的负极相连接。所述异或门Al的输出端则与异或门A3的负极相连接。
[0028]如图3所示，该频率合成电路由非门A4，三极管VT5，与非门A5，电阻R14，电阻R15，电阻R16，电阻R17，电阻R18，电阻R19，电容C8以及电容C9组成。
[0029]连接时，电容CS的负极与与非门A5的正极相连接、其正极作为该频率合成电路的输入端并与处理芯片U的Q管脚相连接。电阻R14串接在电容C8的正极和非门A4的正向端之间。电容C9的正极与非门A4的反向端相连接、其负极则与与非门A5的负极相连接。电阻R17的一端与电容C9的负极相连接、其另一端接地。电阻R18串接在与非门A5的负极和三极管VT5的基极之间。电阻R19的一端与三极管VT5的集电极相连接、其另一端接地。电阻R15的一端与电容C8的负极相连接、其另一端经电阻Rl 6后与电容C9的负极相连接。电阻Rl 5和电阻R16的连接点接5 V电压，所述三极管VT5的发射极与与非门A5的输出端相连接。所述与非门A5的输出端作为该频率合成电路的输出端并与二极管D4的P极相连接。
[0030]本发明可以减少信号频率在变换过程产生的谐波，同时可以对信号的相位进行处理，使信号的相位更加稳定，避免信号在转换过程中出现相位失锁现像，极大的提高了信号的稳定性，从而降低了输出信号的倍频噪声。本发明可以对信号的频率进行处理，极大的提高了信号的分辨率，从而使信号更加容易识别。
[0031]如上所述，便可很好的实现本发明。
【主权项】
1.一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于，主要由处理芯片U，与处理芯片U相连接的锁相环电路，分别与处理芯片U和锁相环电路相连接的谐波消除电路，一端与处理芯片U的VDD管脚相连接、另一端则接5V电源的电阻R5，一端与处理芯片U的VSS管脚相连接、另一端接电源的电阻R6，正极与处理芯片U的RC管脚相连接、负极经电阻R8后与处理芯片U的R管脚相连接的电容C3，一端与处理芯片U的C管脚相连接、另一端则与电容C3的负极相连接的电阻R7，与处理芯片U的Q管脚相连接的频率合成电路，以及与频率合成电路相连接的输出放大电路组成。2.根据权利要求1所述的一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于:所述频率合成电路由非门A4，三极管VT5，与非门A5，负极与与非门A5的正极相连接、正极作为该频率合成电路的输入端的电容C8，串接在电容C8的正极和非门A4的正向端之间的电阻R14，正极与非门A4的反向端相连接、负极则与与非门A5的负极相连接的电容C9，一端与电容C9的负极相连接、另一端接地的电阻R17，串接在与非门A5的负极和三极管VT5的基极之间的电阻Rl8，一端与三极管VT5的集电极相连接、另一端接地的电阻Rl9，以及一端与电容C8的负极相连接、另一端经电阻R16后与电容C9的负极相连接的电阻R15组成；电阻R15和电阻R16的连接点接5V电压，所述三极管VT5的发射极与与非门A5的输出端相连接;所述与非门A5的输出端作为该频率合成电路的输出端并与输出放大电路相连接;所述频率合成电路的输入端与处理芯片U的Q管脚相连接。3.根据权利要求2所述的一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于:所述锁相环电路由异或门Al，异或门A2，异或门A3，三极管VT4，N极与异或门Al的正极相连接、P极作为该锁相环电路的输入端的二极管D6，正极接5V电压、负极经电阻RlO后与二极管D6的P极相连接的电容C5，串接在异或门Al的负极和异或门A2的负极之间的电阻Rl 2，P极与异或门A2的输出端相连接、N极则与三极管VT4的基极相连接的二极管D7，正极经电阻Rll后与电容C5的负极相连接、负极与三极管VT4的发射极相连接的电容C6，以及正极与电容C6的负极相连接、负极作为该锁相环电路的输出端的电容C7组成;所述异或门A2的负极与二极管D6的P极相连接的同时接地、其正极则与异或门A3的输出端相连接;所述三极管VT4的集电极与异或门A2的负极相连接;所述异或门Al的输出端则与异或门A3的负极相连接;所述锁相环电路的输入端与谐波消除电路相连接、其输出端则与处理芯片U的+TR管脚相连接。4.根据权利要求3所述的一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于:所述谐波消除电路由三极管VT1，三极管VT2，负极与三极管VTl的发射极相连接、正极接地的电容Cl，串接在三极管VTl的集电极和三极管VT2的基极之间的电阻Rl，N极与谐波消除电路的输入端相连接、P极经电阻R2后与三极管VTl的集电极相连接的二极管D2，串接在三极管VT2的集电极和谐波消除电路的输入端之间的电阻R3，N极与处理芯片U的-TR管脚相连接、P极经电阻R4后与三极管VT2的发射极相连接的二极管D3，N极与三极管VT2的发射极相连接、P极则与二极管D3的P极相连接的二极管Dl，以及正极与二极管Dl的P极相连接、负极则与二极管02的_及相连接的电容C2组成;所述三极管VTl的基极作为该谐波消除电路的输入端。5.根据权利要求4所述的一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于:所述输出放大电路由放大器P，三极管VT3，P极与频率合成电路的输出端相连接、N极则与三极管VT3的基极相连接的二极管D4，串接在放大器P的正极和输出端之间的电阻R9，N极与放大器P的输出端相连接、P极则与三极管VT3的集电极相连接的二极管D5，以及正极与放大器P的输出端相连接、负极则作为该输出放大电路的输出端的电容C4组成;所述三极管VT3的集电极接地、其发射极则与放大器P的负极相连接。6.根据权利要求5所述的一种基于锁相环电路的频率合成型低噪音倍频器，其特征在于:所述处理芯片U为⑶4047集成芯片。
【文档编号】H03B19/14GK105978489SQ201610406896
【公开日】2016年9月28日
【申请日】2016年6月7日
【发明人】汤福琼
【申请人】成都卡诺源科技有限公司