一种高良率的倒装芯片功率放大器及其应用
【专利摘要】本发明公开了一种高良率的倒装芯片功率放大器及其应用，其特征是：功率放大器输出级中第M个级联放大电路的NM个并联连接的单位放大单元为对称排列的四个阵列；每个阵列包含NM/4个并联连接的单位放大单元；每个阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的发射极或是栅极与一组地线GND中相对应的地线GND倒装芯片节点相连；每个阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的集电极或漏级与一组电源线VCC相对应的电源线VCC倒装芯片节点相连。本发明能使用统一大小的倒装芯片节点来提高功率放大器接地的节点密度，从而达到高良率和高可靠性。
【专利说明】
一种高良率的倒装芯片功率放大器及其应用
技术领域
[0001]本发明涉及射频功率放大器，具体的说是一种高效率的高良率高可靠性的采用倒装芯片工艺的能够平衡散热的功率放大器及其应用。【背景技术】
[0002]射频发射前端模块是射频终端器件实现信号传输的关键元器件。当前随着全球无线通信用户的快速增长及用户对无线通信的更高端的体验需求，市场对无线通信的带宽的需求快速增长。为了解决这种市场需求，全球开放出来的专用无线通信频段越来越多并且越来越拥挤。频段利用率高的调制解调方式，例如:3G的宽带码分多址(Wideband Code Divis1n Multiple Access，WCDMA)，带码分多址(Code Divis1n Multiple Access, CDMA)，时分同步码分多址(Time Divis1n Synchronous Code Divis1n MultipleAccess，TD-SCDMA)，以及逐渐取代3G技术成为市场主流的4G技术的Long term evolut1n，LTE包括成对频谱模式(Frequency domain duplexing,FDD)及非成对频谱模式 (Time domain duplexing,TDD)。这些频段利用率高的各种调制解调方式都对无线通信终端提出更高的要求，例如:高质量的语音通话，减少数据通信中的错误，快速的语音数据传输的切换，等等。
[0003]对于射频发射前端的主力元器件射频功率放大器及其模块来说，就意味着在新的频段利用率高的调制解调方式下，功率放大器必须具有较高的线性度来保障射频信号能够放大传输并且能够尽量少信号失真。一般功率放大器的高线性度意味着降低其输出功率来减少输出晶体管器件的非线性谐波的产生。功率放大器是无线通信连接中的一个核心元件，并且是以独立的模块的形式出现在无线通信系统之中。现有的功率放大器一般采用多元件集成在一个基板上形成一个模块(MCM)，其模块中可能包含不局限于以下的多个元件: 功率放大器芯片，功率模式控制电路通常是CMOS工艺，输出匹配电路可以采用无源分立元件或半导体无源器件，射频开关通常是采用GaAs pHEMT工艺或是S0I技术。各个芯片与基板的连接方式基本有两种，一种是通过飞线技术连接芯片上的焊盘和基板上的焊盘节点，另一种是倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。
[0004]以功率放大器输出级连接方式为例，市场上已有的大部分功率放大器是通过飞线技术把功率放大器芯片与基板实现连接，其中大晶体管接地方式可能是晶圆贯通接地TWV。 图1显示的是市场现有功率放大器的输出级放大电路接地设计，图1中101，102，……，10(N-1)，10N到131，132,……，13(N-1)，13N(其中N是整数)显示了所有的基本放大电路单元，每个基本放大单元可以由单晶体管组成也可能由多个更小的基本放大单元并联组成。Ml-144 代表功率放大器芯片上的地 GND ， 在 GaAs HBT 或是 pHEMT 工艺里是通过晶圆衬底的晶圆贯通接地TWV，在LDM0S工艺里是深度掺杂的半导体，在CMOS工艺里可能是通过晶圆衬底的晶圆贯通接地TWV也可能是通过bond pad飞线到基板上的地线。151，152,……，15(K_1)， 15K(其中K是整数)代表了放大器射频输出的芯片上焊盘bond pad，输出放大电路的电压连接以及射频输出都是通过这K个芯片上焊盘bond pad飞线连接到放大器的负载输出匹配网络。放大电路中的N个基本放大单元并联通过HBT的发射极或是pHEMT/LDMOS/CMOS的栅极连接到地GND形成一个N单元的阵列。一般有至少4个这样的阵列连接方法如图1所示，这至少四个阵列共同组成放大器输出级放大电路。地GND分成两组，141/142为一组，143/144为另一组，每组分别连接两个阵列的每个基本放大单元的发射极或栅极。两组地GND的位置与 151-15K的射频输出芯片上焊盘bond pad成垂直方向。每个阵列中基本放大单元的集电极或漏级通过芯片工艺中的金属连接到射频输出的芯片上焊盘bond pad 151-15K如图1所示。这种连接方法普遍用于饱和放大器的设计之中，也应用于一些线性放大器的设计。这种晶圆贯通接地方式散热效果不佳，以商业JfflT晶体管为例，该商业HBT晶体管的发射极大多在晶体管多层材料的最上层，电流通过晶体管的发射级需要流经晶体管发射极之下的多层材料包括基级层，集电极层，衬底层，然后通过晶圆背面的金属镀层接地，这样长的一个通路会引起电感以及电阻过大，从而导热效率很差。
[0005]另一种市场常见芯片连接采用倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。这种方式常见于多管脚的高性能处理器芯片，近来市场上逐渐出现功率放大器的电路通过倒装芯片技术把功率放大器芯片与基板实现连接。这种设计一般是如上图1的飞线连结工艺到倒装芯片的简单改造而成。如图2a、图2b以及图3a、 图3b所示。图2a/图2b中201，202,……，20(N_1)，20N(其中N是整数)以及图3a/图3b中301， 302,……，30(N-1)，30N(其中N是整数)是同如上所述图1中的功率放大器相同的输出级放大电路中的基本放大单元，每个单元可以由单晶体管组成也可能由多个更小的基本放大单元并联组成。图2a及图2b中的241以及图3a及3b中的341/342代表功率放大器芯片上的地 GND倒装节点，每个椭圆形代表一个大的倒装芯片节点，这些倒装芯片接地节点通常采用很大面积的焊锡或是铜柱以期望达到更好的散热效果。图2a中的251，252，……，25(K_1)，25K (其中K是整数)以及图2b中的251代表了放大器射频输出线的倒装芯片节点，图3a中的351， 352,……，35(K-1)，35K(其中K是整数)以及图3b中的351代表了放大器射频输出线的倒装芯片节点，输出放大电路的电压连接以及射频信号输出都是流经这一个大的节点(图2a，图 3a)或是K个小倒装芯片节点(图2b，图3b)通过焊锡或是铜柱连接到放大器的负载输出匹配网络。图2a/图3a与图2b/图3b的不同之处在于图2a/3a放大器输出节点是用多个小节点组成一列，图2b/图3b放大器输出节点是用一个大节点组成。图2a/2b与图3a/3b不同之处在于图2a/2b中的241的大节点涵盖了所有输出级放大单元的接地；图3a/3b中的两个大节点 241/242分成两组各自涵盖一半输出级放大单元的接地。这每列N个总共四列个放大电路基本单元并联通过HBT的发射极或是pHEMT/LDMOS/CMOS的栅极连接到地GND。与图1所示不同的是，在三维空间中该GND是通过焊锡或是铜柱直接连接到芯片晶体管输出级的HBT的发射极或是pHEMT/LDMOS/CMOS的栅极，电流不需要流经半导体多层材料以及半导体衬底层，电流直接从晶体管输出级的HBT的发射极或是pHEMT/LDMOS/CMOS的栅极流出经过倒装芯片的节点(焊锡或是铜柱)到基板的地。这样短的一个接地通路大大提高了导热效率。但是这种设计方案的缺点是由于其它信号节点以及功率放大器散热接地节点大小很不均衡、倒装芯片节点的大小不一，导致倒装后的基板与芯片受力不均匀，最重要的节点尤其是功率放大器各个级联级级的接地节点常常因为表面过大应力作用传到芯片半导体材料，导致芯片半导体材料层中的断裂，从而引起产品良率的降低，甚至可能降低产品的可靠性。
【发明内容】
[0006]本发明为解决上述现有技术中存在的不足之处，提供了一种平衡散热的高良率的倒装芯片功率放大器及其应用，以期能使用统一大小的倒装芯片节点来提高功率放大器接地的节点密度，从而达到高良率和高可靠性。
[0007]本发明为解决技术问题采用如下技术方案:
[0008]本发明一种高良率的倒装芯片功率放大器，包括:M级级联放大电路和输出匹配电路;所述M级级联放大电路的第i个级联的放大电路中包含化个并联连接的单位放大单元;1 彡i彡M且M彡2;
[0009]射频信号从所述M级级联放大电路的第i个级联的放大电路的输入端进入并经过化个并联连接的单位放大单元的放大后，再输出至第i+1个级联的放大电路的输入端进行放大，直到经过第M个级联的放大电路的放大后，获得级联放大信号并传递给所述输出匹配电路；
[0010]所述输出匹配电路对所述级联放大信号进行负载优化匹配后输出至天线，其特点是:
[0011]设置所述功率放大器的输出级中第M个级联放大电路的Nm个并联连接的单位放大单元为两组对称排列的大阵列；每组大阵列包含两个小阵列，每个小阵列包含Nm/4个并联连接的单位放大单元；
[0012]在任意个大阵列的两个小阵列之间设置一组地线GND，从而形成两组地线GND;所述地线GND是由若干个倒装芯片节点排列而成；
[0013]设置一组电源线VCC;且所述电源线VCC与所述两组地线互相垂直;所述一组电源线VCC为第M个级联放大电路的输出线，并由若干个倒装芯片节点排列而成；
[0014]每个小阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的发射极或是栅极与一组地线GND中相对应的地线GND倒装芯片节点相连；
[0015]每个小阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的集电极或漏级与一组电源线VCC相对应的电源线VCC倒装芯片节点相连。
[0016]本发明所述的高良率的倒装芯片功率放大器的特点也在于:
[0017]所述功率放大器中的倒装芯片节点大小均相同。
[0018]本发明一种高良率的倒装芯片功率放大器的应用的特点是:将所述功率放大器应用于移动终端。
[0019]与已有技术相比，本发明有益效果体现在:
[0020]1、市场大多数功率放大器采用上述方案一中的飞线连结，功率放大器通过晶圆贯通接地，这种晶圆贯通接地方式散热效果不佳，相比市场上大多数功率放大器采用飞线连接以及晶圆贯通接地而言，本发明的倒装芯片功率放大器采用统一大小的倒装芯片节点， 倒装连接放大器的信号以及散热接地设计，这种设计不但减少了飞线的使用，减少了功率放大器芯片的面积，而且减少了模块的面积，同时能大大减少接地的电阻以及电感，从而提高了放大器的导热效率，能够提高放大器的效率，使模块产品集成度更高，成本更低。
[0021]2、本发明的倒装芯片采用统一大小的倒装节点，在功率放大器接地处采用高密度多节点来代替已有的大节点倒装功率放大器设计方案，从而在实现均衡散热接地设计的基础上，减少了倒装后产生的半导体表面应力的不均匀分布，直接提高了采用该倒装芯片工艺的功率放大器批量生产的产品良率。由于半导体表面应力的减少从而减少了半导体内部材料层的断裂，可以提到采用倒装芯片工艺的功率放大器产品的可靠性。这种倒装工艺降低了半导体晶体管的结温，从而提高了功率放大器的效率。在实际应用中，这种倒装工艺能够更平衡的散热，同时能够节省芯片面积。
[0022]3、市场上述方案中的放大器设计可能是针对2G电路，3G电路，或是4G网路;本发明的功率放大器可以通过倒装芯片工艺以及采用统一的倒装节点大小，在不影响该放大器的量广良率以及广品可靠性的基础上，通过提尚功率放大器的散热性能可以提尚该功率放大器在不同模式下和/或不同通信制式下的效率。
[0023]4、市场上使用现有方案中的移动终端，每级需要多个功率放大器电路来实现模式的转换。本发明的功率放大器接地方式，可以应用于多级级联放大器，从而使移动终端减少面积/体积，可以节省移动终端的成本，同时由于输出级放大器能够有效散热，从而提高了移动终端的线性度以及移动终端的效率。【附图说明】
[0024]图1为现有飞线技术中功率放大器输出级放大电路晶圆贯通接地示意图；[〇〇25]图2a为现有倒装芯片技术中功率放大器输出级大节点接地原理图；[〇〇26]图2b为现有倒装芯片技术中功率放大器输出级大节点接地大节点接电源线示意图；
[0027]图3a为现有倒装芯片技术中功率放大器输出级双节点接地示意图；[〇〇28]图3b为现有倒装芯片技术中功率放大器输出级双节点接地大节点接电源线示意图；
[0029]图4为本发明倒装芯片技术中功率放大器接地示意图。
[0030]图5a为一种倒装芯片技术中功率放大器输出级大节点接地整体版图倒装节点示意图；
[0031]图5b为本发明倒装芯片技术功率放大器输出级多节点接地整体版图倒装节点示意图。【具体实施方式】
[0032]本实施例中，一种高良率的倒装芯片功率放大器，是利用至少两级的放大电路以级联方式连接，通过倒装芯片的技术对功率放大器和基板进行连接，对放大器中各级级联放大电路接地方式以高密度节点倒装的设计方法实现功率放大器高性能的散热。该功率放大器由于采用了倒装芯片技术，输出级电路能够更加有效的接地散热，从而实现了一个能更加高效的平衡散热的设计方案，在保持放大器线性度的前提下提高了放大器的效率。具体的说，该多模功率放大器包括:M级级联放大电路和输出匹配电路;其中的M级级联放大电路的第i个级联的放大电路中包含Ni个并联连接的单位放大单元;l<i<M且M>2;
[0033]射频信号从M级级联放大电路的第i个级联的放大电路的输入端进入并经过化个并联连接的单位放大单元的放大后，再输出至第i+1个级联的放大电路的输入端进行放大， 直到经过第M个级联的放大电路的放大后，获得级联放大信号并传递给输出匹配电路；
[0034]输出匹配电路对级联放大信号进行负载优化匹配后输出至天线。
[0035]本实施例中，区别于市场现有大多数手机无线通信方案中的功率放大器采用的飞线连接工艺，以及晶圆贯通的接地方式来给功率放大器散热。如图4所示，本发明的一种功率放大器采用倒装芯片技术并且保持倒装节点大小一致，采用高密度多节点的放大器接地散热方式。该功率放大器输出级中第M个级联放大电路的Nm个并联连接的单位放大单元为对称排列的四个阵列；每个阵列包含Nm/4个并联连接的单位放大单元，这至少四个阵列共同组成放大器输出级放大电路。[〇〇36]地线GND分成两组，每组分别连接四个阵列中的两个阵列的每个单位放大单元的发射极或栅极。所述功率放大器采用倒装芯片技术且保持所有倒装芯片节点大小一致，具体而言，芯片上所有的倒装节点包括:所有的地线节点、所有的VCC节点，以及功率放大器的其它信号节点，都保持同样的大小，本实施例中，统一为直径70微米的圆柱。每个阵列中单位放大单元的集电极或漏级通过倒装芯片工艺中的金属(焊锡或是铜柱)直接连接到电源线节点。这种连接方法可以用于饱和放大器的设计之中，也可以应用于一些线性放大器的设计之中。
[0037]该两组地线GND是由X个倒装芯片节点排成两列组成；其中X是任意整数按照电路芯片面积和散热需要而定。
[0038]每个阵列中的各个单位放大单元分别通过其晶体管的发射极或是栅极与一组地线GND中相对应的地线GND倒装芯片节点相连；
[0039]每个阵列中的各个单位放大单元分别通过其晶体管的集电极或漏级与一组电源线VCC相对应的电源线VCC倒装芯片节点相连；
[0040]该组电源线VCC为第M个级联放大电路的输出线，并由K个芯片上倒装节点排成一列组成；其中，K是整数，且K>3,通常其数量由芯片的面积和对功率输出匹配需求及负载输出的阻抗优化调节来定。[0041 ] 此外该两组地线与一组电源线VCC为垂直设置。[〇〇42]本实施例中，本发明采用统一大小的倒装节点如图4所示，这同已有的倒装芯片功率放大器设计方案如图2及图3所示采用大倒装节点(图2中的241，图3中的341，342)不同。 在整个功率放大器芯片版图倒装节点示意图中，如图5a，5b所示，501，502……等表示芯片上所有的倒装节点，其中图5a中的511，512是功率放大器倒装接地节点，其它都是信号节点；其中图5b中的511，512，513，514是功率放大器倒装接地节点，其它都是信号节点。同一种已有的倒装芯片功率放大器设计方案如图5a所示的功率放大器接地采用的大的节点(图 5a中的501，502)不同，本发明采用统一大小的倒装节点如图5b所示，本发明的功率放大器接地倒装节点(例如图5b中的511，512,513,514)同芯片上其它倒装节点大小一致，只是本发明在功率放大器接地采用局部多节点高密度节点的设计来提高功率放大器的接地热导率。本发明应用的倒装芯片的功率放大器HBT晶体管的发射极电流流出直接通过焊锡或是铜柱到基板接地，较短的热导通路大大提高了放大器的导热效率，从而以平衡散热的接地方式降低了该功率放大器半导体晶体管的结温，从而提高了功率放大器的效率。在实际应用中，这种倒装芯片的接地方式还能够节省芯片面积以及模块的面积。
[0043]其中多级级联功率放大器的设计可以是任何适合放大器的半导体技术，例如可以包括且不局限于CMOS的技术，SOI的技术，GaAs HBT的技术，GaAs pHEMT的技术，GaN HEMT的技术，LDMOS的技术，甚至可以是多种半导体技术的组合，例如放大器的第一级放大电路由 CMOS或SOI技术设计，第二级放大电路由GaAs HBT技术设计。其中负载输出匹配电路中的阻抗元件可以是无源分立元件，或者基于半导体集成技术的无源元件，或者是基于基板工艺， 但不局限于上述实现方式，也可以是上述的多种技术的组合。
[0044]本发明主要应用可以在射频终端设备包括并不局限于移动电话，平板电脑，笔记本电脑，车载电子的无线通信设备，物联网的无线通信设备等等。此外本发明也可以应用在其它无线通信设备之中，包括并不局限于通信基站，卫星无线通信，军用无线通信设备等等。因此本发明所提出的技术方案，可以应用于需要多功率模式且工作带宽可调的任何无线通信终端，并且不受具体通信频段的限制。任何在具体电路或芯片布局实现形式上的变化，都包括在本专利的涵盖范围之内。
【主权项】
1.一种高良率的倒装芯片功率放大器，包括:M级级联放大电路和输出匹配电路;所述M 级级联放大电路的第i个级联的放大电路中包含化个并联连接的单位放大单元；l<i<M且 M多2;射频信号从所述M级级联放大电路的第i个级联的放大电路的输入端进入并经过K个并 联连接的单位放大单元的放大后，再输出至第i+1个级联的放大电路的输入端进行放大，直 到经过第M个级联的放大电路的放大后，获得级联放大信号并传递给所述输出匹配电路；所述输出匹配电路对所述级联放大信号进行负载优化匹配后输出至天线，其特征是:设置所述功率放大器的输出级中第M个级联放大电路的Nm个并联连接的单位放大单元 为两组对称排列的大阵列;每组大阵列包含两个小阵列，每个小阵列包含Nm/4个并联连接 的单位放大单元；在任意个大阵列的两个小阵列之间设置一组地线GND，从而形成两组地线GND;所述地 线GND是由若干个倒装芯片节点排列而成；设置一组电源线VCC;且所述电源线VCC与所述两组地线互相垂直;所述一组电源线VCC 为第M个级联放大电路的输出线，并由若干个倒装芯片节点排列而成；每个小阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的发射极 或是栅极与一组地线GND中相对应的地线GND倒装芯片节点相连；每个小阵列中的各个单位放大单元分别采用倒装芯片工艺并通过其晶体管的集电极 或漏级与一组电源线VCC相对应的电源线VCC倒装芯片节点相连。2.根据权利要求1所述的高良率的倒装芯片功率放大器，其特征是:所述功率放大器中 的倒装芯片节点大小均相同。3.—种高良率的倒装芯片功率放大器的应用，其特征是:将如权利要求1或2所述功率 放大器应用于移动终端。
【文档编号】H03F1/02GK105978494SQ201610289107
【公开日】2016年9月28日
【申请日】2016年5月4日
【发明人】马雷, 彭小滔, 蔡志强, 李磊
【申请人】苏州雷诚芯微电子有限公司