一种连续时间信号的去加重处理电路及其方法

文档序号:10615656来源:国知局
一种连续时间信号的去加重处理电路及其方法
【专利摘要】本发明涉及一种连续时间信号的去加重处理电路及方法,该电路包括:输入信号缓冲器、第一可变增益放大器、第二可变增益放大器、有源电平转换器、连续时间延时单元和连续时间求和电路。方法包括:对输入信号进行放大处理、均衡处理,以及驱动后级电路;对放大处理、均衡处理后的输出信号进行两次增益控制;对两次增益控制中的其中一次增益控制后输出的信号进行共模电平的平移;对共模电平平移后的连续时间信号进行延时处理;将延时信号与两次增益控制中的另一次输出的增益信号进行去加重求和运算。本发明提供的一种连续时间信号的去加重处理电路及其方法,通过控制电压摆幅对高速数据信号进行去加重处理,提高数据传输的准确度。
【专利说明】
一种连续时间信号的去加重处理电路及其方法
技术领域
[0001]本发明涉及数据通信系统,特别是涉及非满摆幅数据通信系统的一种连续时间信号的去加重处理电路及其方法。【背景技术】
[0002]在常用的高速数据信号去加重电路中,都会有时钟对数据的发射顺序进行控制, 并且数据通常为满摆幅的数字信号,满摆幅数字信号对输出级的电流模电路进行控制,通过输入管的开关动作和负载端电阻,对输出负载电容进行充放电。由于满摆幅信号可以保证输入管开关的完全导通和关断,因此电流模电路的尾电流基本可以保证完全加于负载电阻之上,在电流模去加重电路中,去加重运算系数由尾电流源控制。但是,当输入信号不是满摆幅,无法使输入管完全导通和关断时,此时就需要考虑电流模电路的带宽问题,由于不同尾电流大小与输入开关管、负载端电阻形成的宽带放大器的带宽不同,如果数据频率低于所有带宽,则不影响信号的去加重运算,但是如果数据速率介于各带宽之间甚至高于各带宽,此时的去加重运算输出就会错误,无法达到准确的去加重目的。
【发明内容】

[0003]本发明目的在于解决上述问题,提出一种连续时间信号的去加重处理电路及其方法,通过控制电压摆幅去实现去加重系数,主要应用于高速接口电路发射端,对高速数据信号进行去加重处理,以提高数据传输的准确度。
[0004]为了实现上述目的,一方面,本发明提供一种连续时间信号的去加重处理电路,该电路包括:输入信号缓冲器,用于对输入信号进行放大处理、均衡处理,以及驱动后级电路; 第一可变增益放大器,与所述输入信号缓冲器连接,用于对输入信号缓冲器输出的信号进行增益控制;第二可变增益放大器,与输入信号缓冲器连接,用于对输入信号缓冲器输出的信号进行增益控制;有源电平转换器,与第一可变增益放大器连接,用于对第一可变增益放大器输出的信号进行共模电平的平移;连续时间延时单元,与有源电平转换器连接,用于对有源电平转换器输出的连续时间信号进行延时处理;连续时间求和电路,用于将连续时间延时单元输出的延时信号与第二可变增益放大器输出的增益信号进行去加重求和运算。
[0005]另一方面,本发明提供了一种连续时间信号的去加重处理方法,包括以下步骤:对输入信号进行放大处理、均衡处理,以及驱动后级电路;对放大处理、均衡处理后的输出信号进行两次增益控制;对两次增益控制中的其中一次增益控制后输出的信号进行共模电平的平移;对共模电平的平移后输出的连续时间信号进行延时处理;将延时处理后输出的延时信号与两次增益控制中的另一次输出的增益信号进行去加重求和运算。
[0006]本发明提供的一种连续时间信号的去加重处理电路及其方法,通过控制电压摆幅去实现去加重系数,主要应用于高速接口电路发射端,对高速数据信号进行去加重处理,以提高数据传输的准确度。【附图说明】
[0007]图1是本发明实施例提供的一种连续时间信号的去加重处理电路的结构示意图;
[0008]图2是发明实施例提供的一种连续时间信号的去加重处理电路的可变增益放大器的原理图;
[0009]图3是发明实施例提供的一种连续时间信号的去加重处理电路的连续时间求和电路的原理图;
[0010]图4是发明实施例提供的一种连续时间信号的去加重处理方法的流程图。【具体实施方式】
[0011]下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
[0012]图1是本发明实施例提供的一种连续时间信号的去加重处理电路的结构示意图。 如图1所示,该电路包括:输入信号缓冲器101、第一可变增益放大器A102、第二可变增益放大器B103、有源电平转换器104、连续时间延时单元105和连续时间求和电路106。[〇〇13]输入信号缓冲器101用于对输入信号进行放大处理、均衡处理,以及驱动后级电路。
[0014]第一可变增益放大器A102,与所述输入信号缓冲器101连接,用于对输入信号缓冲器101输出的信号进行增益控制,实现输入信号的放大或缩小。
[0015]第二可变增益放大器B103,与输入信号缓冲器101连接,用于对输入信号缓冲器 101输出的信号进行增益控制。
[0016]有源电平转换器104,与第一可变增益放大器A102连接,用于对第一可变增益放大器A102输出的信号进行共模电平的平移,以保证后级电路工作在正常的共模输入范围之内。[〇〇17]有源电平转换电路104主要用于实现电平转换功能,保证交流信号不变的前提下, 实现电平移位功能,为后级电路提供合适的直流共模输入电压。
[0018]连续时间延时单元105,与有源电平转换器104连接,用于对有源电平转换器104输出的连续时间信号进行延时处理,在保证不改变输入信号幅值的前提下,实现信号延时功能。
[0019]连续时间求和电路106,用于将连续时间延时单元105输出的延时信号与所述第二可变增益放大器B103输出的增益信号进行去加重求和运算。
[0020]本发明实施例能够通过控制电压摆幅去实现去加重系数,主要应用于高速接口电路发射端,对高速数据信号进行去加重处理,以提高数据传输的准确度。
[0021]图2是发明实施例提供的一种连续时间信号的去加重处理电路的可变增益放大器的原理图。如图2所示,第一可变增益放大器A102包括:第一输入晶体管202’、第二输入晶体管202”、第一负载电阻203’和第二负载电阻203”;其中,第一输入晶体管202’与第二输入晶体管202”分别通过第一负载电阻203’和第二负载电阻203”并联,并经由尾电流源201接地。 [〇〇22]其中,第一输入晶体管202’和第二输入晶体管202”的第三端与输入信号缓冲器 101输出端相连接,第一负载电阻203’和第二负载电阻203”并联后与有源电平转换器104的输入端连接。
[0023]可变增益放大器对输入信号缓冲器的输出信号进行放大或缩小处理,在保证带宽足够的前提下,通过调整可变增益放大器的负载电阻,从而对两个可变增益放大器进行增益设置,实现不同的放大系数,完成去加重运算前的幅值处理。[〇〇24] 优选地,第二可变增益放大器B103与第一可变增益放大器A102的电路结构相同。
[0025]图3是发明实施例提供的一种连续时间信号的去加重处理电路的连续时间求和电路的原理图。[〇〇26] 如图3所示,连续时间求和电路106包括:第一电流源501’,第二电流源501”、输入晶体管Ml、输入晶体管M2、输入晶体管M3、输入晶体管M4、第一负载电阻503 ’和第二负载电阻503” ;其中,输入晶体管Ml和输入晶体管M3—端与第一负载电阻503’连接,另一端分别与第一电流源501’和第二电流源501”连接;输入晶体管M2和输入晶体管M4—端与第二负载电阻503”连接,另一端分别与第一电流源501’和第二电流源501”连接。[〇〇27]其中,输入晶体管Ml和输入晶体管M3与输入晶体管M2和输入晶体管M4的第三端分别与连续时间延时单元105的输出端和第二可变增益放大器B103的输出端相连。[〇〇28] 优选地,连续时间求和电路106中第一电流源(501’)和第二电流源(501”)相同;输入晶体管(Ml)、输入晶体管(M2)、输入晶体管(M3)和输入晶体管(M4)彼此相同。[〇〇29]图4是发明实施例提供的一种连续时间信号的去加重处理方法的流程图。如图4所示,续时间信号的去加重处理方法通过步骤101-105完成:
[0030]在步骤101,对输入信号进行放大处理、均衡处理,以及驱动后级电路;
[0031]在步骤102,对放大处理、均衡处理后的输出信号进行两次增益控制;
[0032]在步骤103,对两次增益控制中的其中一次增益控制后输出的信号进行共模电平的平移;
[0033]在步骤104,对共模电平平移后的连续时间信号进行延时处理;
[0034]在步骤105,将延时处理后输出的延时信号与两次增益控制中的另一次输出的增益信号进行去加重求和运算。[〇〇35]本发明实施例提供的一种连续时间信号的去加重处理电路及其方法,通过控制电压摆幅去实现去加重系数,主要应用于高速接口电路发射端,对高速数据信号进行去加重处理,以提高数据传输的准确度。
[0036]以上所述的【具体实施方式】,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的【具体实施方式】而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
【主权项】
1.一种连续时间信号的去加重处理电路,其特征在于,包括:输入信号缓冲器(101),用于对输入信号进行放大处理、均衡处理,以及驱动后级电路;第一可变增益放大器A(102),与所述输入信号缓冲器(101)连接,用于对所述输入信号 缓冲器(101)输出的信号进行增益控制;第二可变增益放大器B(103),与所述输入信号缓冲器(101)连接,用于对所述输入信号 缓冲器(101)输出的信号进行增益控制;有源电平转换器(104),与所述第一可变增益放大器A(102)连接,用于对所述第一可变 增益放大器A(102)输出的信号进行共模电平的平移;连续时间延时单元(10 5 ),与所述有源电平转换器(104)连接,用于对所述有源电平转 换器(104)输出的连续时间信号进行延时处理;连续时间求和电路(106),用于将所述连续时间延时单元(105)输出的延时信号与所述 第二可变增益放大器B(103)输出的增益信号进行去加重求和运算。2.根据权利要求1所述的电路,其特征在于,所述第一可变增益放大器A(102)或所述第 二可变增益放大器B(103)包括:第一输入晶体管(202’)、第二输入晶体管(202”)、第一负载 电阻(203’)和第二负载电阻(203”);其中,第一输入晶体管(202’)与第二输入晶体管 (202”)分别通过第一负载电阻(203’)和第二负载电阻(203”)并联,并经由尾电流源(201) 接地。3.根据权利要求1所述的电路,其特征在于,所述连续时间求和电路(106)包括:第一电 流源(501’),第二电流源(501”)、输入晶体管(Ml)、输入晶体管(M2)、输入晶体管(M3)、输入 晶体管(M4)、第一负载电阻(503’)和第二负载电阻(503”);其中,输入晶体管(Ml)和输入晶 体管(M3)—端与第一负载电阻(503’)连接,另一端分别与第一电流源(501’)和第二电流源 (501”)连接;输入晶体管(M2)和输入晶体管(M4)—端与第二负载电阻(503”)连接,另一端 分别与第一电流源(501’)和第二电流源(501”)连接。4.根据权利要求3所述的电路,其特征在于,所述第一电流源(501’)和所述第二电流源 (501”)相同;输入晶体管(M1)、输入晶体管(M2)、输入晶体管(M3)和输入晶体管(M4)彼此相 同。5.根据权利要求1所述的电路,其特征在于,所述连续时间延时单元(105)的基本结构 由可变增益放大器电路单元级联实现。6.—种连续时间信号的去加重处理方法,其特征在于,包括以下步骤:对输入信号进行放大处理、均衡处理,以及驱动后级电路;对放大处理、均衡处理后的输出信号进行两次增益控制;对所述两次增益控制中的其中一次增益控制后输出的信号进行共模电平的平移;对所述共模电平平移后的连续时间信号进行延时处理;将所述延时处理后输出的延时信号与所述两次增益控制中的另一次输出的增益信号 进行去加重求和运算。
【文档编号】H03K5/135GK105978540SQ201610356866
【公开日】2016年9月28日
【申请日】2016年5月26日
【发明人】刘 文, 陈晓龙, 沈煜
【申请人】英特格灵芯片(天津)有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1