用于在电子设备中进行电平转换控制的装置的制造方法
【专利摘要】本发明提供了一种用于在电子设备中进行电平转换控制的装置，该装置包括设置在该电子设备的电平转换器中的输入级和输出级，输出级通过一组中间节点耦接于输入级。输入级用于通过输入级的至少一个输入端接收电平转换器的至少一个输入信号，并根据该至少一个输入信号控制该组中间节点的电压电平。输入级包括耦接于该至少一个输入端且用于对输入级进行电流控制的混合电流控制电路。该混合电流控制电路具有分别控制流经该组中间节点的电流的多组并行路径，每一组并行路径可以包括并行的两个或多个路径。本发明提供的装置可以提升电子设备的整体性能。
【专利说明】
用于在电子设备中进行电平转换控制的装置
技术领域
[0001]本发明涉及在电平转换期间减小直流(direct current, DC)偏置，更特别地，涉及一种在电子设备中进行电平转换控制的装置。
【背景技术】
[0002]传统的电平转换电路会遭遇其架构所对应的一些问题，如由于某些高电压设备的大寄生电容的低速度问题，以及由于其上侧的高摆幅电平的另一问题。例如，传输延迟可能达到5纳秒(nanoseconds，ns)，这会降低传统电子设备的整体性能，该传统电子设备中安装有传统的电平转换电路。根据现有技术，建议将箝位电路添加到该传统的电平转换电路中，以减小该摆幅电平。然而，这会带来额外的问题，如一些副作用。例如，添加箝位电路会造成巨大的静态(quiescent)，且会增大直流偏置，其中，在添加箝位电路前，直流偏置可能接近于O。
[0003]在有需要时，还可以将箝位电路添加到其它的传统电平转换电路中，但是，在其它的传统电平转换电路的传统电流控制电路中的电流源会导致大的启动电压泄露(bootvoltage leakage)。因此，当应用轻负载(light load)时，通过使用其它的传统电平转换电路实现的整个校准器可能会遇到失调(out of regulat1n)问题。尽管速度被提高了，但直流偏置被大大增大了。例如，在其它的传统电平转换电路中，直流偏置可能达到1uA(microampere)。
[0004]总之，传统的电平转换电路存在很多问题。因此，需要一种具有较少副作用的新颖架构来提高速度，以确保整个系统的整体性能。
【发明内容】
[0005]有鉴于此，本发明的目的之一在于提供一种用于在电子设备中进行电平转换控制的装置，以解决上述问题。
[0006]第一方面，本发明提供了一种用于在电子设备中进行电平转换控制的装置，该装置可以包括该电子设备的至少一部分(如一部分或全部)。该装置包括设置在该电子设备的电平转换器中的输入级，以及还包括设置在该电平转换器中且通过一组中间节点耦接于该输入级的输出级。输入级用于通过该输入级的至少一个输入端接收该电平转换器的至少一个输入信号，以及，根据该至少一个输入信号控制一组中间节点的电压电平。更特别地，该输入级包括耦接于该至少一个输入端的混合电流控制电路。此外，该混合电流控制电路用于对该输入级的电流进行控制；其中，该混合电流控制电路具有多组并行路径，分别用于对流经该组中间节点的电流进行控制，该多组并行路径中的每一组包括第一开关单元和至少一个无源元件设于其上的第一路径，且还包括第二开关单元设于其上的第二路径，以及，该第一开关单元和该第二开关单元分别被不同的控制信号控制。此外，输出级用于通过该输出级的至少一个输出端驱动该电平转换器的至少一个输出信号，以及根据该组中间节点的电压电平控制该至少一个输出端的至少一个电压电平。
[0007]第二方面，本发明还提供了一种用于在电子设备中进行电平转换控制的装置，该装置可以包括该电子设备的至少一部分(如一部分或全部)。该装置包括设置在该电子设备的电平转换器中的输入级，以及还包括设置在该电平转换器中且通过一组中间节点耦接于该输入级的输出级。输入级用于通过该输入级的至少一个输入端接收该电平转换器的至少一个输入信号，以及，根据该至少一个输入信号控制一组中间节点的电压电平。更特别地，该输入级包括耦接于该至少一个输入端的混合电流控制电路。此外，该混合电流控制电路用于对该输入级的电流进行控制；其中，该混合电流控制电路具有多组并行路径，分别用于对流经该组中间节点的电流进行控制，该多组并行路径中的每一组包括第一开关单元设于其上的第一路径，以及包括第二开关单元设于其上的第二路径，以及还包括至少一个无源元件设于骑上的第三路径，该第一开关单元和该第二开关单元分别被不同的控制信号控制。此外，输出级用于通过该输出级的至少一个输出端驱动该电平转换器的至少一个输出信号，以及根据该组中间节点的电压电平控制该至少一个输出端的至少一个电压电平。
[0008]本发明通过不同的控制信号所控制的多组并行路径对电平转换器中流经中间节点上的电流进行控制，进而根据该中间节点上的电压电平控制输出级上的输出电平，采用本发明，可以明显改善电平转换器的整体性能。
[0009]本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。
【附图说明】
[0010]图1是根据本发明实施例的一种用于在电子设备中进行电平转换控制的装置的示意图；
[0011]图2根据本发明实施例示出了与如图1所示的装置有关的一组箝位电路；
[0012]图3根据本发明实施例示出了与如图1所示的装置有关的多组并行路径的一些实现细节；
[0013]图4根据本发明另一实施例示出了与图1所示的装置有关的多组并行路径的一些实现细节；
[0014]图5根据本发明另一实施例示出了与图1所示的装置有关的多组并行路径的一些实现细节；
[0015]图6根据本发明另一实施例示出了与图1所示的装置有关的多组并行路径的一些实现细节；
[0016]图7根据本发明另一实施例示出了与图1所示的装置有关的多组并行路径的一些实现细节；
[0017]图8根据本发明实施例示出了与图1所示的装置有关的一组电压检测模块；
[0018]图9根据本发明实施例示出了一种与图1所示的装置有关的相关信号的时序图；
[0019]图10根据本发明另一实施例示出了一种与图1所示的装置有关的相关信号的时序图。
【具体实施方式】
[0020]以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
[0021]图1是根据本发明实施例的一种用于在电子设备中进行(perform)电平转换控制的装置的示意图，其中，装置100包括该电子设备的至少一部分(例如，一部分或全部)。举例来说，装置100可以包括上述电子设备的一部分，更特别地，可以是至少一个硬件电路，如位于电子设备内的至少一个集成电路(Integrated Circuit, IC)。在另一示例中，装置100可以是上述整个电子设备。在另一示例中，装置100可以包括系统，该系统包括上述电子设备(如包括电子设备的音/视频系统)。电子设备的例子可以包括但不限于手机(如多功能手机)、平板和个人计算机(如笔记本电脑)。本发明提供的装置借助于由不同的控制信号所控制的并行路径，实现电流控制的目的。
[0022]如图1所示，装置100可以包括设置在电子设备的电平转换器(level shifter)中的输入级(input stage) 110，以及，还可以包括设置在该电平转换器中且通过一组中间节点(a set of intermediate nodes)A和B f禹接至输入级110的输出级120。根据本实施例，输入级110可以包括开关电路(switching circuit) 111、一组箝位电路(a setof clamping circuits) 112A 和 112B 以及混合电流控制电路(hybrid current controlcircuit)。在本实施例中，该混合电流控制电路可以包括一组开关单元Ml和M2、親接在该组开关单元Ml和M2之间的反相器(inverter)、一组虚短电路(a set of virtual shortcircuits) 114A 和 114B，以及一组偏置电路(a set of bias circuit) 118A 和 118B。其中，该组开关单元Ml和M2可以由两个金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field Effect Transistors, MOSFET)实现，如两个 N 型 MOSFET (N-typeMOSFET, NMOSFET)，以及，在该组开关单元Ml和M2的每一个的最上方示出的阴影部分可以表示它们能够被实现为具有大寄生电容的高电压(high voltage，HV)设备。此外，输出级120可以包括一些开关单元和相关的线路，如图1最右边所示的这些。在图1所示的架构中，一些P型MOSFET (P-type MOSFET, PM0SFET)，如位于开关电路111内的这些和位于输出级120内的这些，分别用于将相关节点(node)或端子(terminal)选择性地親接至参考电压电平V2 ;—些NMOSFET (如位于该组开关单元Ml和M2内的这些)分别用于将相关节点或端子选择性地耦接至参考电压电平Gl ;以及，一些NMOSFET(如位于输出级120内的这些)分别用于将相关节点或端子选择性地耦接至参考电压电平G2。这仅用于描述目的，而不意味着对本发明的限制。根据一些实施例，这些开关元件的实现并不受限于NMOSFET或PM0SFETο根据一些实施例，MOSFET的体偏置(body bias)的连接(如这些开关元件中的任意一个开关元件的体偏置的连接)也并不受限于图1所示的相应连接。
[0023]根据本实施例，输入级110可以用于通过输入级110的至少一个输入端(如输入端IN)接收电平转换器的至少一个输入信号，以及，根据上述至少一个输入信号控制该组中间节点A和B的电压电平。例如，耦接在该组开关单元Ml和M2之间(更特别地，耦接在输入端IN和INB之间)的反相器可以由参考电压电平Vl和Gl供电，且可以对输入端IN上的输入信号进行反相，以在输入端INB上产生另一输入信号(如输入端IN上的输入信号的反相信号)，其中，输入端IN用于接收上述至少一个输入信号，以及输入端INB用于接收上述反相信号。更特别地，输入级110可以包括耦接于上述至少一个输入端的一组开关单元(如位于图1所示的开关电路111内的PMOSFET)，以及，这组开关单元可以用于响应上述至少一个输入信号来控制一组中间节点A和B的电压电平。例如，根据上述至少一个输入信号，这组开关单元中的一开关单元可以将该组中间节点A和B中的其中一个选择性地耦接至提供给电平转换器的预定电压电平，如本实施例中的参考电压电平V2。此外，输出级120可以用于通过输出级120的至少一个输出端(如输出端INLS)驱动电平转换器的至少一个输出信号，以及，根据该组中间节点A和B的电压电平控制该至少一个输出端上的至少一个电压电平。例如，由于输出级120内的电路安排，输出端INLS上的输出信号可以被视为输出端INBLS上的另一输出信号的反相版本，反之亦然。
[0024]如图1所示，在本实施例中，混合电流控制电路耦接于上述至少一个输入端(如输入端IN)，其可以包括一组开关单元Ml和M2、上述反相器、一组虚短电路114A和114B，以及一组偏置电路118A和118B。该混合电流控制电路可以用于为输入级110执行电流控制，且可以响应于从输入端IN接收到的输入信号操作。例如，虚短电路114A和114B可以用于进行虚短操作，以分别将端子AA和BB拉至它们的地(如参考电压电平Gl)，以及，在一方面，偏置电路118A和118B可以被分别视为箝位电路112A和112B的偏置电路。此外，混合电流控制电路具有多组并行路径(multiple sets of parallel paths)，如一些子路径(为简洁起见，图1中标注为“SP”)，以分别控制流经该组中间节点A和B的电流，其中，上述多组并行路径中的一组并行路径可以包括并行电连接的信号路径(或子路径)。例如，输入级110 (特别地，混合电流控制电路)可以包括虚短电路114A中的至少一条子路径(如一条或多条子路径)，以及，可以包括偏置电路118A中的至少一条子路径(如一条或多条子路径)，以及，这些子路径和/或它们的扩展信号路径(extended signal path)可以在该混合电流控制电路中并行连接。在另一示例中，输入级110(特别地，混合电流控制电路)可以包括虚短电路114B中的至少一条子路径(如一条或多条子路径)，以及，可以包括偏置电路118B中的至少一条子路径(如一条或多条子路径)，以及，这些子路径和/或它们的扩展信号路径可以在该混合电流控制电路内并行连接。
[0025]根据本发明的一些实施例，分别如图2至图7所示的实施例，上述多组并行路径中的每一组可以包括第一开关单元和至少一个无源元件(passive component)设置在其上的第一路径，以及，还可以包括第二开关单元设置在其上的第二路径。此外，第一开关单元和第二开关单元可以分别被不同的控制信号控制。换言之，上述多组并行路径中的每一组可以包括第一路径和第二路径，其中，第一路径上设置有第一开关单元和至少一个无源元件，第二路径上设置有第二开关单元。此外，输入级110(特别地，混合电流控制电路)可以包括多个开关单元，这多个开关单元中的每一个设置在该多组并行路径内的路径中，其中，该多个开关单元可以包括第一路径上的第一开关单元和第二路径上的第二开关单元。这仅用于描述目的，而不意味着对本发明的限制。
[0026]图2根据本发明实施例示出了与如图1所示的装置100有关的一组箝位电路112A和112B。该组箝位电路112A和112B可以设置在电平转换器中，且分别耦接于一组中间节点A和B，以及，可以分别用于箝位该组中间节点A和B的电压电平。在图2所示的架构中，一些PMOSFET (如位于箝位电路112A和112B内的这些PMOSFET)分别用于将相关节点(associated node)或端点选择性地耦接至参考电压电平V2。这仅用于描述目的，而不是对本发明的限制。根据一些实施例，这些开关元件的实现并不限于PMOSFET。根据一些实施例，MOSFET (如这些开关元件的任意一个MOSFET)的体偏置(body bias)的连接也并不受限于图2所示的相应连接。
[0027]图3根据本发明实施例示出了与如图1所示的装置100有关的多组并行路径的一些实现细节。如图3所示，上述混合电流控制电路可以包括多个电容Cl和C2，该多个电容中的至少一个电容可以设置在本实施例中的第一路径上且被用作本实施例中的上述至少一个无源元件。此外，该混合电流控制电路还可以包括多个电流源Il和12，以及，该多个电流源中的至少一个电流源可以设置在本实施例中的第二路径上。此外，该混合电流控制电路还可以包括多个电阻Rl和R2，以及，该多个电阻中的至少一个电阻可以设置本实施例中的第二路径上。进一步地，该混合电流控制电路还可以包括其它的开关单元(如分别设置在该组虚短电路114A、114B和该组偏置电路118A和118B中的这些开关单元)，其中，这些开关单元(如开关单元M3、M4等等)也可以使用MOSFET (如NMOSFET)来实现，以及，开关单元M3和M4中的每一个的最上方所示的阴影部分可以表明，它们能够被实现为具有大寄生电容的高电压设备。
[0028]根据本实施例，多组并行路径内的第一组并行路径可以用于对流经该组中间节点A和B内的其中一个中间节点(如中间节点A)的电流进行控制，以及，多组并行路径内的第二组并行路径可以用于对流经该组中间节点A和B的另一个中间节点(如中间节点B)的电流进行控制。例如，对于第一组并行路径，上述第一路径可以表现为流经开关单元Ml和虚短电路114A的信号路径，以及，上述第二路径可以表现为流经偏置电路118A的信号路径，其中，上述至少一个无源元件可以表示为电容Cl，以及，第一开关单元(如开关单元Ml)和第二开关单元(如开关单元M3)可以分别被端子IN和INX上的不同的控制信号控制。在另一示例中，对于第二组并行路径，上述第一路径可以表现为流经开关单元M2和虚短电路114B的信号路径，以及，上述第二路径可以表现为流经偏置电路118B的信号路径，其中，上述至少一个无源元件可以表示为电容C2，以及，第一开关单元(如开关单元M2)和第二开关单元(如开关单元M4)可以分别被端子INB和INBX上的不同的控制信号控制。
[0029]请注意，在图3所示的架构中，一些NMOSFET(如位于开关单元Ml、M2，虚短电路114A、114B和偏置电路118A、118B内的这些)用于分别将相关节点或端子选择性地耦接至参考电压电平G1。这仅用于描述目的，而不意味着对本发明的限制。根据一些实施例，这些开关元件的实现并不受限于NMOSFET。根据一些实施例，MOSFET (如这些开关元件的任意一个)的体偏置的连接也不受限于图3所示的相应连接。
[0030]图4根据本发明另一实施例示出了与图1所示的装置100有关的多组并行路径的一些实现细节。与图3所示的架构相比，本实施例中可以移除电阻Rl和R2。换言之，混合电流控制电路可以包括多个电流源，该多个电流源中的至少一个电流源设置在第二路径上。例如，电流源Il设置在流经偏置电路118A的信号路径(即，上述第一组并行路径的第二路径)上；电流源12设置在流经偏置电路118B的信号路径(S卩，上述第二组并行路径的第二路径)上。为了简洁起见，对于本实施例的相似描述，此处不再详细重复。
[0031]图5根据本发明另一实施例示出了与图1所示的装置100有关的多组并行路径的一些实现细节。与图3所示的架构相比，本实施例中可以移除电流源Il和12。换言之，混合电流控制电路可以包括多个电阻，该多个电阻中的至少一个电阻设置在第二路径上。例如，电阻Rl设置在流经偏置电路118A的信号路径(即，上述第一组并行路径的第二路径)上；电阻R2设置在流经偏置电路118B的信号路径(即，上述第二组并行路径的第二路径)上。为了简洁起见，对于本实施例的相似描述，此处不再详细重复。
[0032]图6根据本发明另一实施例示出了与图1所示的装置100有关的多组并行路径的一些实现细节。与图3所示的架构相比，本实施例中可以移除电阻R1、R2和电流源11、12。为了简洁起见，对于本实施例的相似描述，此处不再详细重复。
[0033]图7根据本发明另一实施例示出了与图1所示的装置100有关的多组并行路径的一些实现细节。与图3所示的架构相比，本实施例中可以移除电阻R1、R2和电流源11、12。此外，偏置电路118A内的开关单兀和偏置电路118B内的开关单兀分别被改变为具有其它的连接安排，以至于分别被输入端IN上的输入信号和输入端INB上的输入信号控制。请注意，在本实施例中，偏置电路118A内的开关单兀和偏置电路118B内的开关单兀为尚电压设备是没必要的。为简洁起见，对于本实施例的类似描述，此处不再赘述。
[0034]根据本发明的一些实施例，分别如图2-6所示的实施例，第一路径可以包括并行连接的两个子路径(在这些实施例的任意一个实施例中，如端子AA下方的子路径或端子BB下方的子路径)，以及，上述至少一个无源元件(如电容Cl或电容C2)可以设置在这两个子路径内的其中一个子路径上。此外，上述混合电流控制电路(特别地，虚短电路114A和/或114B)可以包括另一开关单元(如与电容Cl并行连接的开关单元，或者，与电容C2并行连接的开关单元，为方便描述，可以将该另一开关单元称作第三开关单元)，该另一开关单元设置在这两个子路径内的另一个子路径上。例如，对于图3至图6所示实施例中的上述第一组并行路径，第一开关单元(如开关单元Ml)可以被上述不同的控制信号中的第一控制信号(输入端IN上的信号)控制，第二开关单元(如开关单元M3)可以被上述不同的控制信号中的第二控制信号(端子INX上的信号)控制，以及，该另一开关单元(如第三开关单元)可以被第一控制信号的反相信号控制。这仅用于描述目的，并不是对本发明的限制。根据本发明的另一些实施例，如图7所示的实施例，第一路径可以包括并行连接的两个子路径(在这些实施例的任一实施例中，如分别流经虚短电路114A的元件的子路径，或者，分别流经虚短电路114B的元件的子路径)。此外，上述至少一个无源元件(如电容Cl或电容C2)可以设置在这两个子路径的一个子路径上，以及，第一开关单元(如，与电容Cl并行连接且设置在虚短电路114A内的开关单元；或者，与电容C2并行连接且设置在虚短电路114B内的开关单元)可以设置在这两个子路径内的另一个子路径上。此外，第二路径和这两个子路径并行连接。例如，第一开关单元可以被上述不同的控制信号中的第一控制信号控制，以及，第二开关单元被上述不同的控制信号中的第二控制信号控制，其中，第一控制信号和第二控制信号内的其中一个控制信号是该第一控制信号和该第二控制信号内的另一个控制信号的反相信号。
[0035]图8根据本发明实施例示出了与图1所示的装置100有关的一组电压检测模块116A和116B。在本实施例中，上述第一开关单元(如开关单元Ml或开关单元M2)可以被上述不同的控制信号内的第一控制信号控制，以及，上述第二开关单元(如开关单元M3或开关单元M4)可以被上述不同的控制信号内的第二控制信号控制。例如，开关单元Ml可以被输入端IN上的输入信号控制，以及，开关单元M3可以被端子INX上的信号(如电压检测模块116A的输出)控制。在另一示例中，开关单元M2可以被输入端INB上的输入信号控制，以及，开关单元M4可以被端子INBX上的信号(如电压检测模块116B的输出)控制。
[0036]根据本实施例，输入级110可以包括这一组电压检测模块116A和116B，以及，该组电压检测模块116A和116B内的电压检测模块可以耦接在上述第一开关单元和第二开关单元之间。此外，电压检测模块(如电压检测模块116A或电压检测模块116B)可以用于检测位于第一开关单元(如开关单元Ml或开关单元M2)和上述至少一个无源元件(如电容Cl或电容C2)之间的一节点(例如，用于电压检测模块116A的检测的端子AA，或者，用于电压检测模块116B的检测的端子BB)上的电压电平，以根据该节点上(如端子AA或BB)的电压电平产生第二控制信号。例如，电压检测模块116A可以检测位于开关单元Ml和电容Cl之间的端子AA上的电压电平，以根据端子AA上的电压电平产生控制信号INX。在另一示例中，电压检测模块116B可以检测位于开关单元M2和电容C2之间的端子BB上的电压电平，以根据端子BB上的电压电平产生控制信号INBX。
[0037]如图8所示，电压检测模块(如电压检测模块116A或电压检测模块116B)可以包括多个MOSFET (如，电压检测模块116A内的PMOSFET和NM0SFET，或者，电压检测模块116B内的PMOSFET和NMOSFET)，这些MOSFET中的至少一个耦接于上述节点(例如，端子AA或端子BB)，以检测该节点上的电压电平，以及，这些MOSFET可以分别用于执行该电压检测模块内的开关控制操作。举例来说，电压检测模块116A中的MOSFET直接或间接地电连接至端子AA，以及，这些MOSFET中的至少一个MOSFET的开关操作可以响应于该端子AA上的电压电平控制。在另一示例中，电压检测模块116B中的MOSFET直接或间接地电连接至端子BB,以及，这些MOSFET中的至少一个MOSFET的开关操作可以响应于该端子BB上的电压电平控制。此外，本实施例中，电压检测模块(如电压检测模块116A或电压检测模块116B)还可以包括多个电流源(如电压检测模块116A内的电流源或电压检测模块116B内的电流源)，该多个电流源耦接于上述多个M0SFET，以及，这些电流源可以用于分别控制该电压检测模块内的多条路径上的电流。在本实施例中，第二控制信号可以从位于多个MOSFET中的其中一个和多个电流源中的其中一个之间的节点(如端子INX或端子INBX)处获得。
[0038]根据本发明的一些实施例，分别如图2至6所示的实施例，装置100可以具有这一组电压检测模块116A和116B。由于利用了这组电压检测模块116A和116B，因此，在第二控制信号的控制下的第二开关单元的接通时间(turn-on time)可以小于在第一控制信号的控制下的第一开关单元的接通时间。例如，在第二控制信号的控制下的第二开关单元的接通时间可以被选择性地抑制为O。这仅用于描述目的，而不意味着对本发明的限制。例如，该组电压检测模块116A和116B可以被其它元件取代。
[0039]根据本发明的一些实施例，分别如图2至6所示的实施例，第一开关单元(如开关单元Ml或开关单元M2)可以被上述不同的控制信号内的第一控制信号(如输入端IN上的输入信号，或者，输入端INB上的输入信号)控制，以及，第二开关单元(如开关单元M3或开关单元M4)可以被上述不同的控制信号内的第二控制信号(如端子INX上的信号或端子INBX上的信号)控制。此外，在这些实施例中，输入级110可以包括耦接于第二开关单元的控制信号产生器(control signal generator)，以及，该控制信号产生器可以用于通过将第一控制信号转换(convert)为第二控制信号的方式来产生该第二控制信号。在一种示例中，控制信号产生器可以根据第一控制信号和中间节点(或端子AA、BB)上的电平来产生第二控制信号。例如，当第一控制信号(为方便理解，如图9中的信号IN)为高电平时，若端子AA上的电平达到第一阈值(具体实现中可以预先设定该第一阈值的大小)，则产生的第二控制信号(如图9中的信号INX)为高电平；若端子AA上的电压电平未达到该第一阈值，则产生的第二控制信号为低电平；以及，当第一控制信号为低电平时，产生的第二控制信号为低电平。从而，在第一控制信号为高电平期间，若端子AA上的电压始终未达到第一阈值，则第二控制信号在该期间对应为低电平。在另一种示例中，控制信号产生器可以利用延迟单元和/或逻辑电路(如与、或门电路)对第一控制信号进行延迟来产生第二控制信号。例如，控制信号产生器中的延迟单元对第一控制信号进行延迟(延迟的时长可以根据需要进行预先设定，本发明实施例对此不做限制)，从而获得延迟信号；以及，控制信号产生器将第一控制信号与该延迟信号进行逻辑操作(如与操作)，从而获得第二控制信号。再例如，控制信号产生器可以通过延迟第一控制信号的上升沿时刻来获得第二控制信号，其中，第二控制信号的下降沿时刻与第一控制信号的下降沿时刻保持相同。从而，在第一控制信号为高电平的期间，第二控制信号的高电平时长可以小于第一控制信号的高电平时长，如第一控制信号为高电平时，第二控制信号可以为低电平。应当说明的是，具体实现中，控制信号产生器根据第一控制信号产生上述第二控制信号的实现方式有很多种，本发明实施例对其具体实现方式不做任何限制。由于利用了被设计成用来替换如图8所示的一组电压检测模块116A和116B的控制信号产生器，因此，在第二控制信号的控制下的第二开关单元的接通时间可以小于在第一控制信号的控制下的第一开关单元的接通时间。例如，在第二控制信号的控制下的第二开关单元的接通时间可以被选择性地抑制为O。
[0040]图9根据本发明实施例示出了一种与图1所示的装置100有关的相关信号的时序图，其中，这些信号使用相关端子或节点上的波形来描述，如输入端IN和INB，端子AA和BB，中间节点A和B，以及端子INX和INBX，因此可以分别使用这些端子或节点的相同名称来标注。例如，输入端IN和INB上的输入信号以及端子AA和BB上的信号中的任意信号的低电平GND可以等效为一个参考电压电平G1，以及，中间节点A和B上的信号中的任意信号的高电平和低电平可以等效为启动电压(boot voltage) VB00T(例如，该启动电压VB00T可以是图1中所标注的电压V2)和该启动电压减2V( S卩，在本实施例中，(VB00T-2V)的电压电平)。
[0041 ] 根据本实施例，在第二控制信号的控制下的第二开关单元(如开关单元M3或开关单元M4)的接通时间可以小于在第一控制信号的控制下的第一开关单元(如开关单元Ml或开关单元M2)的接通时间。举例来说，在对应于输入端IN上的输入信号的接通时间T_ΙΝ_0Ν(2)的期间，开关单元M3在端子INX上的控制信号的控制下的接通时间Τ_ΙΝΧ_0Ν(2)小于开关单元Ml在输入端IN上的输入信号的控制下的接通时间Τ_ΙΝ_0Ν(2)。另一示例中，在对应于输入端INB上的输入信号的接通时间Τ_ΙΝΒ_0Ν(2)的期间，开关单元Μ4在端子INBX上的控制信号的控制下的接通时间Τ_ΙΝΒΧ_0Ν(2)小于开关单元M2在输入端INB上的输入信号的控制下的接通时间Τ_ΙΝΒ_0Ν(2)。此外，在第二控制信号的控制下的第二开关单元(如开关单元M3或开关单元M4)的接通时间可以被选择性地抑制为O。举例来说，在对应于输入端IN上的输入信号的接通时间T_IN_0N(1)的期间，由于端子INX上的控制信号的电压电平在该期间内保持为其低电平，因此，开关单元M3在端子INX上的控制信号的控制下的接通时间被抑制为O。另一示例中，在对应于输入端INB上的输入信号的接通时间T_INB_0N(3)的期间，由于端子INBX上的控制信号的电压电平在该期间内保持为其低电平，因此，开关单元M4在端子INBX上的控制信号的控制下的接通时间被抑制为O。
[0042]图10根据本发明另一实施例示出了一种与图1所示的装置100有关的相关信号的时序图，其中，这些信号使用相关端子或节点上的波形来描述，如输入端IN和INB，端子AA和BB，中间节点A和B，以及端子INX和INBX，因此可以分别使用这些端子或节点的相同名称来标注。请注意，本实施例可以用于说明放电电流导通时间减小。与图9所示的实施例相比，本实施例中，电容Cl和C2的电容值分别被增大，以更好地给启动电压VBOOT的静态电流实现低转换速率(slew rate)。因此，与图9所示的波形相比，本实施例中，端子AA和BB上的波形的一些部分的斜率减小。因此，端子INX和INBX上的波形的一些部分相应地改变。
[0043]根据本实施例，在第二控制信号的控制下的第二开关单元(如开关单元M3或开关单元M4)的接通时间可以小于在第一控制信号的控制下的第一开关单元(如开关单元Ml或开关单元M2)的接通时间。举例来说，在对应于输入端IN上的输入信号的接通时间T_ΙΝ_0Ν(2)的期间，开关单元M3在端子INX上的控制信号的控制下的接通时间Τ_ΙΝΧ_0Ν(2)小于开关单元Ml在输入端IN上的输入信号的控制下的接通时间Τ_ΙΝ_0Ν(2)。另一示例中，在对应于输入端INB上的输入信号的接通时间Τ_ΙΝΒ_0Ν(2)的期间，开关单元Μ4在端子INBX上的控制信号的控制下的接通时间Τ_ΙΝΒΧ_0Ν(2)小于开关单元M2在输入端INB上的输入信号的控制下的接通时间Τ_ΙΝΒ_0Ν(2)。此外，在第二控制信号的控制下的第二开关单元(如开关单元M3或开关单元Μ4)的接通时间可以被选择性地抑制为O。举例来说，在对应于输入端IN上的输入信号的接通时间Τ_ΙΝ_0Ν(1)的期间，由于端子INX上的控制信号的电压电平在该期间内保持为其低电平，因此，开关单元M3在端子INX上的控制信号的控制下的接通时间被抑制为O。另一示例中，在对应于输入端INB上的输入信号的接通时间Τ_ΙΝΒ_0Ν⑴的期间，由于端子INBX上的控制信号的电压电平在该期间内保持为其低电平，因此，开关单元Μ4在端子INBX上的控制信号的控制下的接通时间被抑制为O。
[0044]根据本发明的一些实施例，如图7所示的实施例，多组并行路径中的每一组可以包括第一开关单元设置在其上的第一路径(例如，流经与虚短电路114Α并行连接的开关单元且设置在偏置电路118Α内的信号路径，或者，流经与虚短电路114Β并行连接的开关单元且设置在偏置电路118Β内的信号路径)，以及可以包括第二开关单元设置在其上的第二路径(例如，流经与电容Cl并行连接的开关单元且设置在虚短电路114Α内的信号路径，或者，流经与电容C2并行连接的开关单元且设置在虚短电路114Β内的信号路径)，以及还可以包括至少一个无源元件设置在其上的第三路径(例如，流经电容Cl的信号路径，或者，流经电容C2的信号路径)。此外，第一开关单元和第二开关单元可以分别被不同的控制信号控制。
[0045]根据一些实施例，上述至少一个输入信号可以对应于第一电源域(powerdomain)，以及，上述至少一个输出信号可以对应于第二电源域。此外，存在四个开关单元Ml, M2, M3和M4电气连接至与第一电源域有关的相关信号。例如，这四个开关单元Ml，M2, M3和M4可以被实现为具有大寄生电容的高电压设备。此外，装置100可以包括至少一个电压检测器(如图8中所示的一组电压检测模块116A和116B)，以检测端子AA和BB上的电压电平，进而控制偏置电路118A内的相应的信号路径(例如，流经电流源Il的子路径和/或流经电阻Rl的子路径)的放电时间和偏置电路118B内的相应的信号路径(例如，流经电流源12的子路径和/或流经电阻R2的子路径)的放电时间。为简洁起见，至于本实施例的类似描述，此处不再赘述。
[0046]本发明装置能够在具有较少副作用的电平转换期间提高操作速度，以及，能够在具有更少设计工作量和较少副作用的电子设备中保证电平转换器的性能，以及能够提升电子设备的整体性能。例如，本发明装置通过减小电平转换电路中的偏置电流的占空比，能够显著减小启动电压的泄露。与传统的电平转换电路相比，直流偏置可以大大减小，且不会增大传输延迟。例如，传输延迟可以保持在I纳秒左右。
[0047]在不脱离本发明的精神以及范围内，本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。
【主权项】
1.一种用于在电子设备中进行电平转换控制的装置，该装置包括该电子设备的至少一部分，其特征在于，该装置包括:输入级和输出级， 该输入级，设置在该电子设备的电平转换器中，用于通过该输入级的至少一个输入端接收该电平转换器的至少一个输入信号，以及，根据该至少一个输入信号控制一组中间节点的电压电平，其中，该输入级包括: 混合电流控制电路，耦接于该至少一个输入端，用于为该输入级执行电流控制；其中，该混合电流控制电路具有多组并行路径，分别用于对流经该组中间节点的电流进行控制，该多组并行路径中的每一组包括第一路径和第二路径，该第一路径上设有第一开关单元和至少一个无源元件，该第二路径上设有第二开关单元，以及，该第一开关单元和该第二开关单元分别被不同的控制信号控制； 该输出级，设置在该电平转换器中且通过该组中间节点耦接于该输入级，用于通过该输出级的至少一个输出端驱动该电平转换器的至少一个输出信号，以及根据该组中间节点的电压电平控制该至少一个输出端的至少一个电压电平。2.如权利要求1所述的装置，其特征在于，该输入级还包括: 一组开关单元，耦接于该至少一个输入端，用于响应该至少一个输入信号来控制该组中间节点的电压电平；其中，根据该至少一个输入信号，该组开关单元中的开关单元将该组中间节点中的其中一个选择性地耦接至提供给该电平转换器的预定电压电平。3.如权利要求1所述的装置，其特征在于，该至少一个输入端包括第一输入端和第二输入端，以及，该装置还包括: 反相器，设置在该电平转换器中且耦接在该第一输入端和该第二输入端之间，用于对该至少一个输入信号进行反相，以产生反相信号；其中，该第一输入端用于接收该至少一个输入信号，以及，该第二输入端用于接收该反相信号。4.如权利要求1所述的装置，其特征在于，该混合电流控制电路包括: 多个开关单元，该多个开关单元中的每一个设置在该多组并行路径内的相应路径上，其中，该多个开关单元包括在该第一路径上的该第一开关单元和在该第二路径上的该第二开关单元。5.如权利要求4所述的装置，其特征在于，该混合电流控制电路包括: 多个电容，该多个电容中的至少一个电容设置在该第一路径上，且被用作该至少一个无源元件。6.如权利要求4所述的装置，其特征在于，该混合电流控制电路包括: 多个电流源，该多个电流源中的至少一个电流源设置在该第二路径上；或者 多个电阻，该多个电阻中的至少一个电阻设置在该第二路径上。7.如权利要求4所述的装置，其特征在于，该混合电流控制电路包括: 多个电流源，该多个电流源中的至少一个电流源设置在该第二路径上；以及 多个电阻，该多个电阻中的至少一个电阻设置在该第二路径上。8.如权利要求1所述的装置，其特征在于，该多组并行路径中的第一组并行路径用于对流经该组中间节点中的其中一个的电流进行控制，以及，该多组并行路径中的第二组并行路径用于对流经该组中间节点中的另一个的电流进行控制。9.如权利要求1所述的装置，其特征在于，该装置还包括: 一组箝位电路，设置在该电平转换器中，且分别耦接于该组中间节点，用于分别箝位该组中间节点的电压电平。10.如权利要求1所述的装置，其特征在于，该第一开关单元被该不同的控制信号中的第一控制信号控制，以及，该第二开关单元被该不同的控制信号中的第二控制信号控制；以及，该输入级包括: 电压检测模块，耦接在该第一开关单元和该第二开关单元之间，用于检测该第一开关单元和该至少一个无源元件之间的节点上的电压电平，以根据该节点上的电压电平产生该第二控制信号。11.如权利要求10所述的装置，其特征在于，该电压检测模块包括: 多个MOSFET，该多个MOSFET中的至少一个耦接于该节点，以检测该节点上的电压电平，分别用于执行该电压检测模块内的开关控制操作；以及 多个电流源，耦接于该多个M0SFET，用于分别控制该电压检测模块内的多条路径上的电流；其中，该第二控制信号从位于该多个MOSFET中的其中一个和该多个电流源中的其中一个之间的节点处获得。12.如权利要求10所述的装置，其特征在于，在该第二控制信号的控制下的该第二开关单元的接通时间小于在该第一控制信号的控制下的该第一开关单元的接通时间。13.如权利要求1所述的装置，其特征在于，该第一开关单元被该不同的控制信号中的第一控制信号控制，以及，该第二开关单元被该不同的控制信号中的第二控制信号控制，以及，该输入级包括: 控制信号产生器，耦接于该第二开关单元，用于通过将该第一控制信号转换为该第二控制信号的方式来产生该第二控制信号；其中，在该第二控制信号的控制下的该第二开关单元的接通时间小于在该第一控制信号的控制下的该第一开关单元的接通时间。14.如权利要求12或13所述的装置，其特征在于，在该第二控制信号的控制下的该第二开关单元的接通时间被选择性地抑制为O。15.如权利要求1所述的装置，其特征在于，该第一路径包括并行连接的两个子路径，以及，该至少一个无源元件设置在该两个子路径的其中一个子路径上；以及，该混合电流控制电路包括: 另一开关单元，设置在该两个子路径的另一个子路径上。16.如权利要求15所述的装置，其特征在于，该第一开关单元被该不同的控制信号中的第一控制信号控制，该第二开关单元被该不同的控制信号中的第二控制信号控制，以及，第三开关单元被该第一控制信号的反相信号控制。17.如权利要求1所述的装置，其特征在于，该第一路径包括并行连接的两个子路径，以及，该至少一个无源元件设置在该两个子路径内的其中一个子路径上；以及，该第一开关单元设置在该两个子路径内的另一个子路径上，以及，该第二路径和该两个子路径并行连接。18.如权利要求17所述的装置，其特征在于，该第一开关单元被该不同的控制信号中的第一控制信号控制，该第二开关单元被该不同的控制信号中的第二控制信号控制；以及，该第一控制信号和该第二控制信号中的其中一个控制信号为该第一控制信号和该第二控制信号中的另一个控制信号的反相信号。
【文档编号】H03K19/0185GK105978549SQ201510784363
【公开日】2016年9月28日
【申请日】2015年11月16日
【发明人】龚能辉
【申请人】联发科技股份有限公司