用于电子设备的存储卡连接器的制造方法

文档序号:10618815阅读:474来源:国知局
用于电子设备的存储卡连接器的制造方法
【专利摘要】在一个示例中,电子设备包括主体,主体中的容器包括开口以接收存储卡,其中容器包括被配置成与根据第一标准配置的存储卡上的引脚连接的第一组连接器以及被配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。
【专利说明】用于电子设备的存储卡连接器
[0001] 相关申请 本申请要求2014年3月20日提交的美国临时专利申请号61/986,116的35U.S.C. 之下的优先权,该专利申请的公开内容通过引用W其整体并入本文。
【背景技术】
[0002] 本文描述的主题一般地设及电子设备的领域并且更具体地设及用于电子设备的 存储卡及其连接器。
[0003] 电子设备,诸如膝上型计算机、平板计算设备、电子阅读器、移动电话等,可W包括 用于可移除存储卡(例如,安全数字(SD)存储卡)的连接器。SD卡遭受某些操作限制。附加 地,SD卡的开发对于销售商可能是昂贵的。因而,使得电子设备能够接受除SD卡之外的存储 卡的技术可W找到实用性。
【附图说明】
[0004] 参照附图描述详细描述。
[0005] 图1是根据一些示例的可W被适配成包括存储卡连接器的电子设备的示意性图 /J、- O
[0006] 图2A-2D是根据一些示例的用于可W被适配成包括存储卡连接器的电子设备的架 构的示意性图示。
[0007] 图3-4是根据一些示例的用于可W被适配成包括存储卡连接器的电子设备的架构 的不意性图不。
[000引图5是图示了根据一些示例的用W实现电子设备中的存储卡连接器的方法中的操 作的流程图。
[0009] 图6-10是根据一些示例的可W被适配成实现存储卡连接器的电子设备的示意性 图示。
【具体实施方式】
[0010] 本文描述了实现电子设备中的存储卡连接器的示例性系统和方法。在W下描述 中,阐述众多具体细节W提供对各种示例的透彻理解。然而,本领域技术人员将理解到,各 种示例可W在没有具体细节的情况下实践。在其它实例中,没有详细地图示或描述公知的 方法、进程、组件和电路W便不使特定示例模糊。
[0011] 图1是根据一些示例的可W被适配成包括存储卡连接器的电子设备的示意性图 示。首先参照图1,在各种示例中,电子设备100可W包括或者被禪合到一个或多个随附的输 入/输出设备,包括显示器、一个或多个扬声器、键盘、一个或多个其它I/O设备、鼠标、相机 等。(一个或多个)其它示例性I/O设备可W包括触摸屏、语音激活的输入设备、轨迹球、地理 位置设备、加速度仪/巧螺仪、生物测量特征输入设备、W及允许电子设备100从用户接收输 入的任何其它设备。
[0012] 电子设备100包括系统硬件120和存储器140,其可W被实现为易失性或非易失性 随机存取存储器和/或非易失性只读存储器。文件仓库可W被通信禪合到电子设备100。文 件仓库可W在电子设备100内部,诸如例如嵌入式多媒体卡(eMMC)、固态驱动(SSD)、一个或 多个硬驱动或者其它类型的存储设备。替换地,文件仓库还可W在电子设备100外部,诸如 例如一个或多个外部硬驱动、网络附连储存器或者分离的存储网络。
[0013] 系统硬件120可W包括一个或多个处理器122、图形处理器124、网络接口 126和总 线结构128。在一个实施例中,处理器122可W体现为从美国加利福尼亚州圣克拉拉的Intel 公司可获得的Intel? Atom?处理器、基于Intel? Atom?的片上系统(SOC)或者Intel? Core2 Duo?或i3/巧/i7系列处理器。如本文中使用,术语"处理器"意指任何类型的计算元 件,诸如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、简约指令集 (RISC)微处理器、非常长指令集(VLIW)微处理器、或者任何其它类型的处理器或处理电路。
[0014] (一个或多个)图形处理器124可W作为管理图形和/或视频操作的附属处理器而 起作用。(一个或多个)图形处理器124可W被集成到电子设备100的主板上或者可W经由主 板上的扩展槽而禪合或者可W位于与处理单元相同的管忍或者相同的封装上。
[0015] 在一个实施例中,网络接口 126可W是诸如W太网接口(参见例如电气与电子工程 师协会八邸£ 802.3-2002)之类的有线接口,或者诸如IE邸802. lla、b或g兼容接口(参见 例如用于系统LAN/MAN之间的IT-电信和信息交换的IE邸标准--第二部分:无线LAN介质 访问控制(MAC)和物理层(PHY)规范修改4 :在2.4G化带中的进一步更高数据速率扩展, 802.11G-2003)之类的无线接口。无线接口的另一示例将是通用分组无线电服务(GPRS)接 口(参见例如关于GPRS手持机要求的指南,全球移动通信系统/GSM联盟,版本3.0.1,2002年 12月)。
[0016] 总线结构128连接系统硬件128的各种组件。在一个实施例中,总线结构128可W是 若干类型的(一个或多个)总线结构中的一个或多个,包括存储器总线、外围总线或者外部 总线、和/或使用任何各种可用总线架构的本地总线,包括但不限于11位总线、工业标准架 构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能驱动电子器件(IDE)、VESA本地总线 (VLB)、外围组件互连(PCI)、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡 国际联盟总线(PCMCIA)、W及小计算机系统接口(SCSI)、高速同步串行接口(HSI)、串行低 功率忍片间媒体总线(SLIMbus ? )等。
[0017]电子设备1〇〇可从包括传输RF信号的RF收发器130、近场通信(NFC)无线电134W及 处理由RF收发器130接收的信号的信号处理模块132"RF收发器可W经由诸如例如蓝牙或 802.11X、IE邸 802.11a、b或g兼容接口(参见例如用于系统LAN/MAN之间的IT-电信和信息 交换的IE邸标准--第二部分:无线LAN介质访问控制(MAC)和物理层(PHY)规范修改4:在 2.4G化带中的进一步更高数据速率扩展,802.11G-2003)之类的协议实现本地无线连接。无 线接口的另一示例将是WCDMA、LTE、通用分组无线电服务化PRS)接口(参见例如关于GPRS手 持机要求的指南,全球移动通信系统/GSM联盟,版本3.0.1,2002年12月)。
[0018] 电子设备100还可W包括一个或多个传感器136,诸如热传感器、禪合传感器等。电 子设备100还可W包括一个或多个输入/输出接口,诸如例如键盘136和显示器138。在一些 示例中,电子设备100可能不具有键盘而是使用触摸面板进行输入。
[0019] 存储器140可W包括用于管理电子设备100的操作的操作系统142。在一个实施例 中,操作系统142包括提供到系统硬件120的接口的硬件接口模块154。此外,操作系统140可 W包括管理在电子设备100的操作中使用的文件的文件系统150W及管理在电子设备100上 执行的过程的过程控制子系统152。
[0020] 操作系统142可W包括(或者管理)一个或多个通信接口 146,其可W与系统硬件 120结合地操作W收发来自远程源的数据分组和/或数据流。操作系统142还可W包括系统 调用接口模块144,其提供驻存在存储器130中的一个或多个应用模块与操作系统142之间 的接口。操作系统142可W体现为UNIX操作系统或者其任何衍生物(例如,Linux、An化Oid 等)或者Windows ?品牌操作系统或者其它操作系统。
[0021] 在一些示例中,电子设备可W包括控制器170,其可W包括与主要执行环境分离的 一个或多个控制器。分离可W在W下含义下是物理的:控制器可W被实现在与主处理器物 理地分离的控制器中。替换地,受信任的执行环境可W在W下含义下是逻辑的:控制器可W 被托管在托管主处理器的相同忍片或忍片集上。
[0022] 作为示例,在一些示例中,控制器170可W被实现为位于电子设备100的主板上的 独立集成电路,例如相同SOC管忍上的专用处理器块。在其它示例中,受信任的执行引擎可 W使用硬件实施机构而被实现在与(一个或多个)处理器的其余部分隔离的(一个或多个) 处理器122的一部分上。
[0023 ]在图1中描绘的实施例中,控制器170包括处理器172、存储器模块174 W及I /0接口 178。在一些示例中,存储器模块174可W包括持久性闪速存储器模块,并且各种功能模块可 W被实现为被编码在持久性存储器模块中的逻辑指令,例如固件或软件。I/O模块178可W 包括串行I/O模块或并行I/O模块。因为控制器170与(一个或多个)主处理器122和操作系统 142分离,所W控制器170可W是安全的,即对于典型地从主机处理器122安装软件攻击的攻 击者而言不可访问。
[0024] 图2A-2D是根据一些示例的用于可W被适配成包括存储卡连接器的电子设备的架 构的示意性图示。图2A是根据一些示例的可W被适配成包括存储卡连接器的电子设备的侧 视图的示意性图示。参照图2A,在一些示例中,电子设备100包括主体210,其可W是单部分 外壳210或者多部分外壳210。主体210可W由适当刚性材料制成,例如聚合物、金属等。主体 210可W包括一个或多个容器220W接收存储卡230。例如,存储卡230可W被实现为安全数 字(SD)存储卡或者通用闪存(UFS)存储卡。用于SD存储卡的标准可W在互联网上在W下地 址处找到:https : //www. sdcard. org/home/、https : //www. sdcard. org/deveIopers/ overview/f ami ly /。用于UFS卡的标准可 ?在http : //www . jedec . org/standards- documents/f ocus/f I 曰 sh/univers 曰 1-f I 曰 sh-stor 曰邑 e-uf S 处找到。
[0025] 图2B是在图2A中描绘的容器220的展开图。在图4B中描绘的示例中图示了用于第 一组连接器240和第二组连接器250的布置。在图2B中描绘的示例中,容器220的第一侧上的 第一组连接器240可W被配置成与安全数字(SD)存储卡上的引脚连接,而第二组连接器可 W被配置成与通用闪存(UFS)存储卡上的引脚连接。
[0026] 本领域技术人员将认识到,第一组连接器140和第二组连接器的布置在某种程度 上任意并且可W被颠倒使得容器220的第一侧上的连接器240可W被配置成与通用闪存 (UFS)存储卡上的引脚连接,而第二组连接器可W被配置成与安全数字(SD)存储卡上的引 脚连接。
[0027]图2C是在图2B中描绘的连接器220的顶视图。如在图2C中图示,第二组连接器250 可W被布置在一个或多个行中W便建立与SD卡上的引脚的连接。图2D是在图2B中描绘的连 接器220的顶视图。如在图2D中所图示,第二组连接器250可W被布置在一个或多个行中W 便建立与SD卡上的引脚的连接。
[00%]图3-4是根据一些示例的用于可W被适配成包括存储卡连接器(TDP)的电子设备 的架构的示意性图示。首先参照图3,在一些示例中,容器220包括被配置成与根据第一标准 配置的存储卡上的引脚连接的第一组连接器240W及被配置成与根据第二标准配置的存储 卡上的引脚连接的第二组连接器250。
[0029] 在一些示例中,第一组连接器240上的连接器之一可W被禪合到安全数字(SD)接 口 332,而第一组连接器240上的另一连接器可W被禪合到超高速II化服-II)接口 334。第二 组连接器250上的连接器中的另外一个可W被禪合到通用闪存(UFS)接口 336。各接口 332、 334、336可W被禪合到诸如处理器或片上系统(S0C)320之类的处理设备。
[0030] 在一些示例中,禪合传感器340可W与容器230相关联W检测存储卡何时被插入到 容器230中。作为示例,禪合传感器340可W包括机械开关,其在存储卡被插入到容器220中 时被触发。在一些示例中,禪合传感器340可W是感测被插入到容器220中的卡的检测的电 气电路。
[0031] 简要地参照图4,在一些示例中,SD卡上的UHS-II接口和IFS接口可W被组合到单 个接口334中。在运样的示例中,连接器240中的一个或多个可W例如经由跨接线或者其它 电气连接器被电气连接到连接器250中的一个或多个。
[0032] 已经描述了用W实现用于电子设备的存储卡连接器的系统的各种结构,将参照图 5解释系统的操作方面,图5是图示了根据一些示例的用W实现电子设备中的存储卡连接器 的方法中的操作的流程图。在图5的流程图中描绘的操作可W由处理器/SOC 320单独地或 者与电子设备100的其它组件组合地实现。
[0033] 参照图5,在一些示例中,处理器/SOC 320监控(一个或多个)禪合传感器W确定存 储卡230是否被插入到了容器220中。因而,在操作510处,处理器/SOC 320从禪合传感器340 接收数据输出。
[0034] 在操作515处,确定是否存在禪合事件。例如,如果在操作515处禪合传感器340的 输出指示存储卡230被插入到了容器220中,则禪合传感器的输出将指示禪合事件已经发 生。如果自从禪合传感器340接收到最后的数据起尚未发生禪合,则控制传递回到操作510 并且处理器/SOC 320继续监控传感器340。
[0035] 相比之下,如果在操作515处禪合传感器340的输出指示禪合事件已经发生,则控 制传递到操作520。在操作520处,处理器/SOC 320确定被插入到容器220中的存储卡230的 类型。作为示例,如果在操作515处在存储卡230和第一组连接器240之间建立连接,则卡类 型可W被确定为SD卡。相比之下,如果在操作515处在存储卡230和第一组连接器240之间建 立连接,则卡类型可W被确定为IFS卡。
[0036] 在操作525处,处理器八0〔 320发起与存储卡230的通信会话,可W根据该通信会 话与存储卡230交换数据。
[0037] 如上文所述,在一些示例中,电子设备可W体现为计算机系统。图6图示了根据示 例的计算系统600的框图。计算系统600可W包括经由互连网络(或总线)604通信的一个或 多个中央处理单元602或处理器。处理器602可W包括通用处理器、网络处理器(其处理通过 计算机网络603传送的数据)或者其它类型的处理器(包括简约指令集计算机(RISC)处理器 或者复杂指令集计算机(CISC))。此外,处理器602可W具有单内核或多内核设计。具有多内 核设计的处理器602可W在相同集成电路(IC)管忍上集成不同类型的处理器内核。而且,具 有多内核设计的处理器602可W被实现为对称或非对称微处理器。在示例中,处理器602中 的一个或多个可W与图1的处理器102相同或相似。例如,处理器602中的一个或多个可W包 括参照图1 -3讨论的控制单元120。而且,参照图3-5讨论的操作可W由系统600的一个或多 个组件执行。
[0038] 忍片集606还可W与互连网络604通信。忍片集606可W包括存储器控制集线器 (MCH)608dMCH 608可W包括与存储器612(其可W与图1的存储器130相同或相似)通信的存 储器控制器610。存储器412可W存储数据,包括指令序列,其可W由处理器602或者被包括 在计算系统600中的任何其它设备执行。在一个示例中,存储器612可W包括一个或多个易 失性储存(或存储器)设备,诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM( SDRAM)、 静态RAM(SRAM)或者其它类型的储存设备。也可W利用非易失性存储器,诸如硬盘。附加设 备可W经由互连网络604通信,诸如(一个或多个)多个处理器和/或多个系统存储器。
[0039] MCH 608还可W包括与显示设备616通信的图形接口614。在一个示例中,图形接口 614可W经由加速图形端口(AGP)与显示设备616通信。在示例中,显示器616(诸如平坦面板 显示器)可W通过例如信号转换器与图形接口 614通信,所述信号转换器将存储在诸如视频 存储器或系统存储器之类的储存设备中的图像的数字表示翻译成由显示器616解译和显示 的显示信号。由显示设备产生的显示信号在由显示器616解译并且随后被显示在显示器616 上之前可W传递通过各种控制设备。
[0040] 集线器接口618可W允许MCH 608和输入/输出控制集线器(100620通信。ICH 620 可W提供到与计算系统600通信的(一个或多个)1/0设备的接口。ICH 620可W通过外围桥 (或控制器)624(诸如外围组件互连(PCI)桥、通用串行总线(USB)控制器或者其它类型的外 围桥或控制器)与总线622通信。桥624可W提供处理器602与外围设备之间的数据路径。可 W利用其它类型的拓扑结构。而且,多个总线可W例如通过多个桥或控制器与ICH 620通 信。此外,与ICH 620通信的其它外围设备在各种示例中可W包括集成驱动电子器件(IDE) 或者(一个或多个)小计算机系统接口( SCSI)硬驱动、(一个或多个)USB端口、键盘、鼠标、 (一个或多个)并行端口、(一个或多个)串行端口、(一个或多个)软盘驱动、数字输出支持 (例如,数字视频接口(DVI))或者其它设备。
[0041 ] 总线622可W与音频设备626、一个或多个盘驱动628W及网络接口设备630(其与 计算机网络603通信)通信。其它设备可W经由总线622通信。而且,各种组件(诸如网络接口 设备630)可W在一些示例中与MCH 608通信。此外,处理器602W及在本文中讨论的一个或 多个其它组件可W被组合W形成单个忍片(例如W提供片上系统(S0C))。此外,在其它示例 中,图像加速器616可W被包括在MCH 608内。
[0042]此外,计算系统600可W包括易失性和/或非易失性存储器(或储存器)。例如,非易 失性存储器可W包括W下中的一个或多个:只读存储器(ROM)、可编程ROM(PROM)、可擦PROM (EPROM)、电EPROM(趾PROM)、盘驱动(例如628)、软盘、紧凑盘R0M( CD-ROM)、数字多用盘 (DVD)、闪速存储器、磁光盘、或者能够存储电子数据(例如包括指令)的其它类型的非易失 性机器可读介质。
[0043] 图7图示了根据示例的计算系统700的框图。系统700可W包括一个或多个处理器 702-1到702-N(-般地在本文中被称为"多个处理器702"或"处理器702")。处理器702可W 经由互连网络或总线704通信。每一个处理器可W包括各种组件,出于清楚起见仅参照处理 器702-1而讨论其中一些。因而,其余的处理器702-2到702-N中的每一个可W包括参照处理 器702-1讨论的相同或相似的组件。
[0044] 在示例中,处理器702-1可W包括一个或多个处理器内核706-1到706-M(在本文中 被称为"多个内核706"或者更一般地"内核706")、共享缓存器708、路由器710和/或处理器 控制逻辑或单元720。处理器内核706可W被实现在单个集成电路(IC)忍片上。此外,忍片可 W包括一个或多个共享和/或私用缓存器(诸如缓存器708)、总线或互连(诸如总线或互连 网络712)、存储器控制器或其它组件。
[0045] 在一个示例中,路由器710可W用于在处理器702-1和/或系统700的各种组件之间 通信。此外,处理器702-1可W包括多于一个路由器710。此外,众多路由器710可W通信W使 实现处理器702-1内部或外部的各种组件之间的数据路由。
[0046] 共享缓存器708可W存储由处理器702的一个或多个组件(诸如内核706)利用的数 据(例如包括指令)。例如,共享缓存器708可W本地缓存存储器714中所存储的数据W用于 由处理器702的组件的更快的访问。在示例中,缓存器708可W包括中级缓存器(诸如等级2 (L2)、等级3(L3)、等级4(L4)或者其它等级的缓存器)、最后等级缓存器化LC)和/或其组合。 此外,处理器702-1的各种组件可W直接地通过总线(例如总线712)和/或存储器控制器或 集线器与共享缓存器708通信。如在图7中所示,在一些示例中,内核706中的一个或多个可 W包括等级I(Ll)缓存器716-1(-般地在本文中被称为"LI缓存器716")。在一个示例中,控 制单元720可W包括用W实现W上参照图2中的存储器控制器122所描述的操作的逻辑。
[0047] 图8图示了根据示例的计算系统的处理器内核706和其它组件的部分的框图。在一 个示例中,在图8中示出的箭头图示出通过内核706的指令的流动方向。一个或多个处理器 内核(诸如处理器内核706)可W被实现在单个集成电路忍片(或管忍)上,诸如参照图7所讨 论。此外,忍片可W包括一个或多个共享和/或私用缓存器(例如图7的缓存器708)、互连(例 如图7的互连704和/或112)、控制单元、存储器控制器或其它组件。
[0048] 如图8中所图示,处理器内核706可W包括获取单元802W获取指令(包括具有有条 件分支的指令)W用于由内核706执行。可W从诸如存储器714之类的任何储存设备获取指 令。内核706还可W包括解码单元804W解码所获取的指令。例如,解码单元804可W将所获 取的指令解码成多个微指令(微操作)。
[0049] 附加地,内核706可W包括调度单元806。调度单元806可W执行与存储经解码的指 令相关联的各种操作(例如从解码单元804接收)直到指令准备好用于派遣,例如直到经解 码的指令的所有源值变得可用。在一个示例中,调度单元806可W将经解码的指令调度和/ 或发布(或派遣)给执行单元808W用于执行。执行单元808可W在所派遣的指令被解码(例 如通过解码单元804)和派遣(例如通过调度单元806)之后执行它们。在示例中,执行单元 808可W包括多于一个执行单元。执行单元808还可W执行各种算术操作,诸如加法、减法、 乘法和/或除法,并且可W包括一个或多个算术逻辑单元(ALU)。在示例中,协同处理器(未 示出)可W与执行单元808结合地执行各种算术操作。
[0050] 另外,执行单元808可W无序地执行指令。因而,处理器内核706在一个示例中可W 是无序处理器内核。内核706还可W包括引退单元810。引退单元810可W在提交所执行的指 令之后使它们引退。在示例中,所执行的指令的引退可W导致处理器状态从指令的执行而 提交、由指令使用的物理寄存器解除分配等。
[0051] 内核706还可W包括总线单元714W使实现处理器内核706的组件与其它组件(诸 如参照图8讨论的组件)之间的经由一个或多个总线(例如总线804和/或812 )的通信。内核 706还可W包括一个或多个寄存器816W存储由内核706的各种组件访问的数据(诸如设及 电力消耗状态设置的值)。
[0052] 此外,尽管图7图示了要经由互连812被禪合到内核706的控制单元720,但是在各 种示例中,控制单元720可W位于其它地方,诸如在内核706内部、经由总线704被禪合到内 核等。
[0053] 在一些示例中,本文讨论的组件中的一个或多个可W体现为片上系统(SOC)设备。 图9图示了根据示例的SOC封装的框图。如在图9中所图示,SOC 902包括一个或多个处理器 内核920、一个或多个图形处理器内核930、输入/输出(I/O)接口 940W及存储器控制器942。 SOC封装902的各种组件可W被禪合到互连或总线,诸如本文中参照其它各图所讨论。而且, SOC封装902可W包括更多或更少的组件,诸如本文中参照其它各图所讨论的那些。另外, SOC封装902的每一个组件可W包括一个或多个其它组件,例如如本文中参照其它各图所讨 论。在一个示例中,SOC封装902(及其组件)被提供在一个或多个集成电路(IC)管忍上,例如 其被封装到单个半导体器件中。
[0054] 如图9中所图示,SOC封装902经由存储器控制器942而被禪合到存储器960(其可W 与本文参照其它各图所讨论的存储器相似或相同)。在示例中,存储器960(或其部分)可W 被集成在SOC封装902上。
[0055] I/O接口 940可W例如经由互连和/或总线被禪合到一个或多个I/O设备970,诸如 本文中参照其它各图所讨论。(一个或多个)1/〇设备970可W包括键盘、鼠标、触摸板、显示 器、图像/视频捕获设备(诸如相机或摄影机/视频记录仪)、触摸表面、扬声器等中的一个或 多个。
[0056] 图10图示了根据示例的被布置在点对点(P巧)配置中的计算系统1000。特别地,图 10示出其中处理器、存储器和输入/输出设备通过数个点对点接口被互连的系统。可W由系 统1000的一个或多个组件执行参照图2讨论的操作。
[0057] 如在图10中所图示,系统1000可W包括若干处理器,出于清楚起见仅示出其中两 个,处理器1002和1004。处理器1002和1004各自可W包括本地存储器控制器集线器(MCH) 1006和1008 W使得能够与存储器1010和1012通信。MCH 1006和1008在一些示例中可W包括 图1的存储器控制器120和/或逻辑125。
[0化引在示例中,处理器1002和1004可W是参照图7讨论的处理器702中的一个。处理器 1002和1004可W经由点对点(P巧)接口 1014而分别使用PtP接口电路1016和1018交换数据。 而且,处理器1002和1004各自可W经由单独的IHP接口 1022和1024而使用点对点接口电路 1026、1028、1030和1032与忍片集1020交换数据。忍片集120还可W经由高性能图形接口 1036例如使用PtP接口电路1037与高性能图形电路1034交换数据。
[0059]如在图10中所示,图1的内核106和/或缓存器108中的一个或多个可W位于处理器 1004内。然而,其它示例可W存在于图10的系统1000内的其它电路、逻辑单元或设备中。此 夕h其它示例可W遍及图10中所图示的若干电路、逻辑单元或设备而分布。
[0060] 忍片集1020可W使用IHP接口电路1041与总线1040通信。总线1040可W具有与其 通信的一个或多个设备,诸如总线桥1042和I/O设备1043。经由总线1044,总线桥1043可W 与其它设备通信,诸如鼠标/键盘1045、通信设备1046(诸如调制解调器、网络接口设备、或 者可W与计算机网络1003通信的其它通信设备)、音频I/O设备、和/或数据储存设备1048。 数据储存设备1048(其可W是硬盘驱动或者基于NAND闪速的固态驱动)可W存储代码1049, 其可W由处理器1004执行。
[0061] W下示例针对另外的示例。
[0062] 示例1是电子设备,包括主体,所述主体中的容器包括开口 W接收存储卡,其中所 述容器包括被配置成与根据第一标准配置的存储卡上的引脚连接的第一组连接器W及被 配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。
[0063] 在示例2中,示例1的主题可W可选地包括其中第一组连接器被部署在容器的第一 侧上并且第二组连接器被部署在容器的第二侧上的布置。
[0064] 在示例3中,示例1-2中任一个的主题可W可选地包括其中第一组连接器被配置成 与安全数字(SD)存储卡上的引脚连接并且第二组连接器被配置成与通用闪存(UFS)存储卡 上的引脚连接的布置。
[00化]在示例4中,示例1-3中任一个的主题可W可选地包括其中第一组连接器中的至少 一个连接器被连接到第二组连接器中的至少一个连接器的布置。
[0066] 在示例5中,示例1-4中任一个的主题可W可选地包括其中禪合传感器检测存储卡 何时被插入到容器中的布置。
[0067] 在示例6中,示例1-5中任一个的主题可W可选地包括其中禪合传感器包括机械开 关或电气电路中的至少一个的布置。
[0068] 在示例7中,示例6的主题可W可选地包括逻辑,至少部分地包括硬件逻辑,其检测 来自禪合传感器的指示存储卡被插入到了容器中的信号,响应于所述信号而确定被插入到 容器中的存储卡的类型,并且发起与存储卡的通信。
[0069] 示例8是用于电子设备的外壳,包括主体,所述主体中的容器包括用W接收存储卡 的开口,其中所述容器包括被配置成与根据第一标准配置的存储卡上的引脚连接的第一组 连接器W及被配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。
[0070] 在示例9中,示例8的主题可W可选地包括其中第一组连接器被部署在容器的第一 侧上并且第二组连接器被部署在容器的第二侧上的布置。
[0071] 在示例10中,示例8-9中任一个的主题可W可选地包括其中第一组连接器被配置 成与安全数字(SD)存储卡上的引脚连接并且第二组连接器被配置成与通用闪存(UFS)存储 卡上的引脚连接的布置。
[0072] 在示例11中,示例8-10中任一个的主题可W可选地包括其中第一组连接器中的至 少一个连接器被连接到第二组连接器中的至少一个连接器的布置。
[0073] 在示例12中,示例8-11中任一个的主题可W可选地包括其中禪合传感器检测存储 卡何时被插入到容器中的布置。
[0074] 在示例13中,示例8-12中任一个的主题可W可选地包括其中禪合传感器包括机械 开关或电气电路中的至少一个的布置。
[0075] 示例14是用于电子设备的组件,包括输入/输出接口、被禪合到输入/输出接口并 且包括开口 W接收存储卡的容器,其中所述容器包括被配置成与根据第一标准配置的存储 卡上的引脚连接的第一组连接器W及被配置成与根据第二标准配置的存储卡上的引脚连 接的第二组连接器。
[0076] 在示例15中,示例14的主题可W可选地包括其中第一组连接器被部署在容器的第 一侧上并且第二组连接器被部署在容器的第二侧上的布置。
[0077] 在示例16中,示例14-15中任一个的主题可W可选地包括其中第一组连接器被配 置成与安全数字(SD)存储卡上的引脚连接并且第二组连接器被配置成与通用闪存(UFS)存 储卡上的引脚连接的布置。
[0078] 在示例17中,示例14-16中任一个的主题可W可选地包括其中第一组连接器中的 至少一个连接器被连接到第二组连接器中的至少一个连接器的布置。
[0079] 在示例18中,示例14-17中任一个的主题可W可选地包括其中禪合传感器检测存 储卡何时被插入到容器中的布置。
[0080] 在示例19中,示例14-19中任一个的主题可W可选地包括其中禪合传感器包括机 械开关或电气电路中的至少一个的布置。
[0081] 在示例20中,示例14-19中任一个的主题可W可选地包括逻辑,至少部分地包括硬 件逻辑,其检测来自禪合传感器的指示存储卡被插入到了容器中的信号,响应于所述信号 而确定被插入到容器中的存储卡的类型,并且发起与存储卡的通信。
[0082] 如本文中提及的术语"逻辑指令"设及可W由一个或多个机器理解W用于执行一 个或多个逻辑操作的表述。例如,逻辑指令可W包括由处理器编译器可解译W用于在一个 或多个数据对象上执行一个或多个操作的指令。然而,运仅仅是机器可读指令的示例并且 示例不在运一方面受限制。
[0083] 如本文中提及的术语"计算机可读介质"设及能够维持由一个或多个机器可感知 的表述的介质。例如,计算机可读介质可W包括用于存储计算机可读指令或数据的一个或 多个储存设备。运样的储存设备可W包括储存介质,诸如例如光学、磁性或半导体储存介 质。然而,运仅仅是计算机可读介质的示例并且示例不在运一方面受限制。
[0084] 如本文中提及的术语"逻辑"设及用于执行一个或多个逻辑操作的结构。例如,逻 辑可W包括基于一个或多个输入信号而提供一个或多个输出信号的电路。运样的电路可W 包括接收数字输入并且提供数字输出的有限状态机,或者响应于一个或多个模拟输入信号 而提供一个或多个模拟输出信号的电路。运样的电路可W被提供在专用集成电路(ASIC)或 者现场可编程口阵列(FPGA)中。而且,逻辑可W包括存储在与处理电路组合W执行运样的 机器可读指令的存储器中的机器可读指令。然而,运些仅仅是可W提供逻辑的结构的示例 并且示例不在运一方面受限制。
[0085] 本文描述的方法中的一些可W体现为计算机可读介质上的逻辑指令。当在处理器 上执行时,逻辑指令使处理器被编程为实现所述方法的专用机器。当由逻辑指令配置成执 行本文所述方法时,处理器构成用于执行所述方法的结构。替换地,本文描述的方法可W简 约为例如现场可编程口阵列(FPGA)、专用集成电路(ASIC)等上的逻辑。
[0086] 在说明书和权利要求中,可W使用术语禪合和连接,连同其派生词一起。在特定示 例中,连接可W用于指示两个或更多元件彼此直接物理或电气接触。禪合可W意指两个或 更多元件直接物理或电气接触。然而,禪合还可W意指两个或更多元件可能不与彼此直接 接触,但是仍旧可W与彼此协作或交互。
[0087] 在说明书中对"一个示例"或"一些示例"的引用意指结合该示例描述的特定特征、 结构或特性被包括在至少一个实现中。短语"在一个示例中"在说明书中的各种地方的出现 可W或者可W不是全部都指相同的示例。
[0088] 尽管已经W特定于结构特征和/或方法动作的语言描述了示例,但是要理解到,所 要求保护的主题可W不限于所描述的具体特征或动作。相反,具体特征和动作被公开为实 现所要求保护的主题的示例形式。
【主权项】
1. 一种电子设备,包括: 主体; 所述主体中的容器,包括开口以接收存储卡,其中所述容器包括: 被配置成与根据第一标准配置的存储卡上的引脚连接的第一组连接器;以及 被配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。2. 权利要求1所述的电子设备,其中: 第一组连接器被部署在容器的第一侧上;并且 第二组连接器被部署在容器的第二侧上。3. 权利要求2所述的电子设备,其中: 第一组连接器被配置成与安全数字(SD)存储卡上的引脚连接;并且 第二组连接器被配置成与通用闪存(UFS)存储卡上的引脚连接。4. 权利要求3所述的电子设备,其中第一组连接器中的至少一个连接器被连接到第二 组连接器中的至少一个连接器。5. 权利要求4所述的电子设备,还包括: 耦合传感器以检测存储卡何时被插入到容器中。6. 权利要求5所述的电子设备,其中所述耦合传感器包括以下中的至少一个: 机械开关;或者 电气电路。7. 权利要求5所述的电子设备,还包括逻辑,至少部分地包括硬件逻辑,以: 检测来自耦合传感器的指示存储卡被插入到了容器中的信号,响应于所述信号而: 确定被插入到容器中的存储卡的类型;并且 发起与存储卡的通信。8. -种用于电子设备的外壳,包括: 主体; 所述主体中的容器,包括用以接收存储卡的开口,其中所述容器包括: 被配置成与根据第一标准配置的存储卡上的引脚连接的第一组连接器;以及 被配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。9. 权利要求8所述的外壳,其中: 第一组连接器被部署在容器的第一侧上;并且 第二组连接器被部署在容器的第二侧上。10. 权利要求9所述的外壳,其中: 第一组连接器被配置成与安全数字(SD)存储卡上的引脚连接;并且 第二组连接器被配置成与通用闪存(UFS)存储卡上的引脚连接。11. 权利要求10所述的外壳,其中第一组连接器中的至少一个连接器被连接到第二组 连接器中的至少一个连接器。12. 权利要求11所述的外壳,还包括: 耦合传感器以检测存储卡何时被插入到容器中。13. 权利要求12所述的外壳,其中所述耦合传感器包括以下中的至少一个: 机械开关;或者 电气电路。14. 一种用于电子设备的组件,包括: 输入/输出接口; 被耦合到所述输入/输出接口并且包括开口以接收存储卡的容器,其中所述容器包括: 被配置成与根据第一标准配置的存储卡上的引脚连接的第一组连接器;以及 被配置成与根据第二标准配置的存储卡上的引脚连接的第二组连接器。15. 权利要求14所述的组件,其中: 第一组连接器被部署在容器的第一侧上;并且 第二组连接器被部署在容器的第二侧上。16. 权利要求15所述的组件,其中: 第一组连接器被配置成与安全数字(SD)存储卡上的引脚连接;并且 第二组连接器被配置成与通用闪存(UFS)存储卡上的引脚连接。17. 权利要求16所述的组件,其中第一组连接器中的至少一个连接器被连接到第二组 连接器中的至少一个连接器。18. 权利要求17所述的组件,还包括: 耦合传感器以检测存储卡何时被插入到容器中。19. 权利要求18所述的组件,其中所述耦合传感器包括以下中的至少一个: 机械开关;或者 电气电路。20. 权利要求18所述的组件,还包括逻辑,至少部分地包括硬件逻辑,以: 检测来自耦合传感器的指示存储卡被插入到了容器中的信号,响应于所述信号而: 确定被插入到容器中的存储卡的类型;并且 发起与存储卡的通信。
【文档编号】H05K7/10GK105981485SQ201580009469
【公开日】2016年9月28日
【申请日】2015年2月20日
【发明人】T.G.尤, A.K.斯里瓦斯塔瓦, F.杨, Y.凌
【申请人】英特尔公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1