时钟信号占空比调节电路的制作方法
【专利摘要】一种时钟信号占空比调节电路，包括：延时电路、与门电路、方波生成电路、或门电路以及电荷泵，其中：所述电荷泵，输入端与所述或门电路的输出端耦接，输出端与所述延时电路的第一输入端耦接；所述延时电路，第二输入端输入预设第一占空比时钟信号，输出端与所述与门电路的第二输入端耦接；所述与门电路，第一输入端输入所述预设第一占空比时钟信号，输出端与所述方波生成电路的时钟输入端以及所述或门电路的第一输入端耦接，输出占空比调整后的时钟信号；所述方波生成电路，输出端与所述或门电路的第二输入端耦接，适于生成预设第二占空比的方波。采用所述调节电路，可以有效地避免在调节时钟信号占空比时，输出的时钟信号不稳定的问题。
【专利说明】
时钟信号占空比调节电路
技术领域
[0001]本发明涉及时钟调节领域，尤其涉及一种时钟信号占空比调节电路。
【背景技术】
[0002]在实际应用中，通常的时钟产生电路生成的时钟信号的占空比为50%。而在一些特殊的应用场景，需要其他占空比的时钟信号，例如，需要输入的时钟信号的占空比为25%。
[0003]现有的时钟占空比调节一般采用延时电路和与门电路结合的方法。然而，虽然上述方案较易实现，但是，由于延时电路自身会随工艺、温度、电压等环境因素的改变而导致参数发生变化，存在较大的误差。为了克服上述问题，出现另一种时钟占空比调节电路，包括:与门电路、低通滤波器、误差放大器以及电压控制延时电路。
[0004]但是，上述时钟占空比调节方法中，低通滤波器与运算放大器连接，由于低通滤波器和运算放大器均存在对应的极点，因此上述方法存在输出的时钟信号不稳定的问题。
【发明内容】
[0005]本发明实施例解决的问题是避免时钟占空比调节时，输出的时钟信号不稳定的问题。
[0006]为解决上述问题，本发明实施例提供一种时钟信号占空比调节电路，包括:延时电路、与门电路、方波生成电路、或门电路以及电荷栗，其中:
[0007]所述电荷栗，输入端与所述或门电路的输出端耦接，输出端与所述延时电路的第一输入端親接；
[0008]所述延时电路，第二输入端输入预设第一占空比时钟信号，输出端与所述与门电路的第二输入端耦接；
[0009]所述与门电路，第一输入端输入所述预设第一占空比时钟信号，输出端与所述方波生成电路的时钟输入端以及所述或门电路的第一输入端耦接，输出占空比调整后的时钟信号;
[0010]所述方波生成电路，输出端与所述或门电路的第二输入端耦接，适于生成预设第二占空比的方波。
[0011]可选的，所述方波生成电路为三分之一占空比方波生成电路，所述三分之一占空比方波生成电路包括:第一 D触发器、第二 D触发器以及与非门电路，其中:
[0012]所述第一 D触发器的数据输入端与所述第二 D触发器的输出端耦接，时钟输入端与所述与门电路的输出端耦接，输出端与所述或门电路的第一输入端以及所述与非门电路的第一输入端耦接；
[0013]所述第二 D触发器的数据输入端与所述与非门电路的输出端耦接，时钟输入端与所述与门电路的输出端耦接，输出端与所述与非门电路的第二输入端耦接。
[0014]可选的，所述延时电路为电压控制延时电路。
[0015]与现有技术相比，本发明实施例的技术方案具有以下优点:
[0016]通过方波生成电路生成预设第二占空比的方波，通过或门电路将与门电路输出的时钟信号以及第二占空比的方波进行或运算，并输入到电荷栗中。根据电荷栗的特性，在起始阶段电荷栗充电，电荷栗的输出电压逐渐增加。在电荷栗工作一定时长后，电荷栗充放电保持平衡，电荷栗的输出电压趋于稳定。通过电荷栗的输出电压控制延时电路的延时时长，延时电路将电荷栗输出的时钟信号进行延时，并输入到与门电路。与门电路将经过延时的时钟信号与预设时钟信号进行与运算后输出，即可得到对应占空比的时钟信号。由于上述电路结构中只有电荷栗存在极点，即上述电路为单极点电路，因此可以避免由于电路中存在双极点而导致输出时钟信号不稳定的问题。
【附图说明】
[0017]图1是现有一种时钟信号占空比调节方法的时序图；
[0018]图2是现有一种时钟信号占空比调节电路的结构示意图；
[0019]图3是本发明实施例中的一种时钟信号占空比调节电路的结构示意图；
[0020]图4是本发明实施例中的一种三分之一占空比方波生成电路结构示意图；
[0021]图5是本发明实施例中的一种时钟信号占空比调节电路处于初始工作状态时的时序图；
[0022]图6是本发明实施例中的一种电压控制延时电路的延时时长与输入电压对应关系图；
[0023]图7是本发明实施例中的一种时钟信号占空比调节电路处于稳定状态时的时序图。
【具体实施方式】
[0024]参照图1的时序图，A表示为时钟产生电路生成的占空比为50%的时钟信号的波形，B表示为经过延时电路后的占空比为50%的时钟信号的波形，C为A和B经过与门电路后的波形，由此可以产生占空比为25%的时钟信号。然而，上述方案虽然较易实现，但是，由于延时电路自身会随工艺、温度、电压等环境因素的改变而导致参数发生变化，存在较大的误差。
[0025]为了克服上述问题，出现另一种时钟占空比调节方法。参照图2，包括:与门电路201、低通滤波器202、误差放大器203以及电压控制延时电路204。与门电路201将占空比为50%的时钟信号Sig以及电压控制延时电路204的输出进行与运算后，输入至低通滤波器202。低通滤波器202获取与门电路201输出的时钟信号的占空比，并输入至误差放大器203。误差放大器为运算放大器，误差放大器203的另一端输入参考电压Vref = 0.25*VDD，VDD为时钟信号Sig的高电平电压值。通过误差放大器203对误差进行放大后，输入到电压控制延时电路204，与门电路201的输出端输出调整后的时钟信号。
[0026]然而，由于上述方案同时存在低通滤波器和运算放大器，低通滤波器和运算放大器均存在各自对应的极点，导致输出的时钟信号不稳定。
[0027]在本发明实施例中，通过方波生成电路生成预设第二占空比的方波，通过或门电路将与门电路输出的时钟信号以及第二占空比的方波进行或运算，并输入到电荷栗中。根据电荷栗的特性，在起始阶段电荷栗充电，电荷栗的输出电压逐渐增加。在电荷栗工作一定时长后，电荷栗充放电保持平衡，电荷栗的输出电压趋于稳定。通过电荷栗的输出电压控制延时电路的延时时长，延时电路将电荷栗输出的时钟信号进行延时，并输入到与门电路。与门电路将经过延时的时钟信号与预设时钟信号进行与运算后输出，即可得到对应占空比的时钟信号。由于上述电路结构中只有电荷栗存在极点，即上述电路为单极点电路，因此可以避免由于电路中存在双极点而导致输出时钟信号不稳定的问题。
[0028]为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0029]本发明实施例提供了一种时钟信号占空比调节电路，参照图3，包括:与门电路301、方波生成电路302、或门电路303、电荷栗304以及延时电路305，其中:
[0030]电荷栗304，输入端与或门电路303的输出端耦接，接收或门电路303输出的经过或运算的时钟信号，进行充电操作或放电操作。
[0031]在本发明一实施例中，在电荷栗304接收到的经过或运算的时钟信号为高电平时，电荷栗处于充电状态；在电荷栗304接收到的经过或运算的时钟信号为低电平时，电荷栗处于放电状态。在接收到的时钟信号的一个周期内，电荷栗304接收到高电平的时长越长，在接收到低电平时放电电流越大。
[0032]延时电路305，第一输入端输入电荷栗304输出的电压，第二输入端输入预设第一占空比的时钟信号In，对输入的预设第一占空比的时钟信号In进行延时。
[0033]在本发明实施例中，延时电路305可以为电压控制延时电路。在电荷栗的输出电压不同时，电压控制延时电路对第二输入端输入的预设第一占空比的时钟信号In进行不同时长的延时，并将经过延时的预设第一占空比的时钟信号In输入到与门电路301中。即电压控制延时电路的延时时长取决于电荷栗304输出端的电压值，可以通过控制电荷栗304的输出电压值来控制电压控制延时电路的延时时长。
[0034]在本发明其他实施例中，延时电路305也可以为其他类型的延时电路，此处不做赘述。
[0035]与门电路301，第一输入端输入预设第一占空比时钟信号In，第二输入端输入经过延时电路305延时之后的预设第一占空比的时钟信号。将第一输入端输入的预设第一占空比时钟信号In，与第二输入端输入的经过延时电路305延时之后的时钟信号进行与运算后，得到与预算后的时钟信号。将与运算后的时钟信号作为时钟信号调节电路的输出信号Out，将与运算后的时钟信号输入到方波生成电路302的时钟输入端以及或门电路303的第一输入端。
[0036]方波生成电路302，时钟输入端输入与门电路301输出的经过与运算的时钟信号，生成预设第二占空比的方波，并将生成的方波输入至或门电路303的第二输入端。
[0037]在本发明实施例中，方波生成电路302可以是生成占空比为1/3方波的电路，即可以生成占空比为33%的方波的电路。也可以是生成占空比为1/4方波的电路，即可以生成占空比为25%的方波的电路。还可以是其他的生成占空比为m/n方波的电路，其中，η为大于等于2的整数，m为大于等于I的整数，且m小于η。可以根据实际的需求选择对应占空比的方波生成电路，此处不做赘述。
[0038]在本发明一实施例中，方波生成电路302为生成占空比为1/3方波的电路。参照图3及图4，生成占空比为1/3方波的电路包括:第一 D触发器401、第二 D触发器402以及与非门电路403，其中:
[0039]第一 D触发器401的数据输入端D与第二 D触发器402的数据输出端Q耦接，时钟输入端Clk与与门电路301的输出端耦接，输出端Q与或门电路303的第一输入端以及与非门电路403的第一输入端耦接；
[0040]第二 D触发器402的数据输入端D与与非门电路403的输出端耦接，时钟输入端Clk与与门电路301的输出端耦接，输出端Q与与非门电路403的第二输入端以及第一 D触发器401的数据输入端D耦接。
[0041 ] 在本发明其他实施例中，生成占空比为1/3方波的电路还可以采用其他的触发器或其他元器件构成，例如，可以采用JK触发器构成生成占空比为1/3方波的电路。又如，可以采用JK触发器和D触发器构成生成占空比为1/3方波的电路。
[0042]下面对本发明上述实施例中提供的时钟信号占空比调节电路的工作原理进行详细说明。
[0043]参照图5，给出了本发明一实施中的时钟信号占空比调节电路在刚开始工作时的时序图。
[0044]图5中，Al表示为与门电路301输出的时钟信号的时序图。在上述时钟信号占空比调节电路处于初始工作状态时，与门电路301输出的时钟信号为预设第一占空比的时钟信号In，设定与门电路301接收到的占空比为50%的时钟信号In。
[0045]BI表示为生成占空比为1/3方波的电路输出的时钟信号的时序图，从图5中可知，生成占空比为1/3方波的电路输出的高电平与低电平的时长之比为1:2。
[0046]Cl表示为或门电路303输出的时钟信号的时序图。将生成占空比为1/3方波的电路输出的时钟信号与与门电路301输出的时钟信号进行或运算，即可得到Cl所示的时序图。
[0047]从图5中可知，在初始工作状态时，在一个时钟周期内，或门电路303输出的时钟信号中的高电平的持续时长大于低电平的持续时长，电荷栗304的充电时长大于电荷栗的放电时长。由电荷栗的特性可知，在电荷栗304的充电时长大于电荷栗304的放电时长时，电荷栗304存储的电能较多，因此，在放电过程中，电荷栗304的输出电压增加，即输入到电压控制延时电路的电压增加。
[0048]在本发明一实施例中，电压控制延时电路的延时时长与输入电压相关。参照图6，给出了本发明一实施例中的一种电压控制延时电路的延时时长与输入电压的关系图。
[0049]从图6中可以得知，在电荷栗304的输出电压为10mV时，电压控制延时电路的延时时长为t0 ;在电荷栗304的输出电压为600mV时，电压控制延时电路的延时时长为tl，且t0 < tl。即随着电压控制延时电路的输入电压增加，即随着电荷栗的输出电压逐渐增加，电压控制延时电路的延时时长逐渐增加。在电荷栗的输出电压趋于稳定时，即电压控制延时电路的输入电压稳定时，电压控制延时电路的延时时长趋于稳定。
[0050]这是因为:与门电路301输出的经过与运算的时钟信号的占空比降低，导致或门电路303输出的经过或运算的时钟信号的占空比降低，因此，输入到电荷栗304的时钟信号的占空比降低。电荷栗304的充电时长缩短，放电时间增加，最终达到在一个时钟周期内，电荷栗304的充电时长与放电时长相等，即电荷栗304最终达到稳定的状态。在电荷栗304达到稳定状态时，电荷栗的输出电压为定值，即电压控制延时电路的输入电压为定值，电压控制延时电路的延时时长也就为定值。
[0051]参照图7，给出了本发明一实施例中的时钟信号占空比调节电路在环路稳定后的时序图。
[0052]图7中，A2表示为与门电路301输出的时钟信号的时序图。在时钟信号占空比调节电路在环路稳定后，与门电路301输出的时钟信号的占空比为25%。
[0053]B2表示为生成占空比为1/3方波的电路输出的时钟信号的时序图。
[0054]C2表示为或门电路303输出的时钟信号的时序图。将生成占空比为1/3方波的电路输出的时钟信号与与门电路301输出的时钟信号进行或运算，即可得到C2所示的时序图。
[0055]从图7中可知，在时钟信号占空比调节电路的环路趋于稳定状态时，在一个时钟周期内，或门电路303输出的时钟信号中的高电平的持续时长等于低电平的持续时长，SP电荷栗304的充电时长与放电时长相等。由电荷栗的特性可知，在电荷栗304的充电时长等于放电时长时，电荷栗304的输出电压保持不变，即输入到电压控制延时电路的电压值保持不变。
[0056]综上所述，采用本发明上述实施例中提供的时钟信号占空比调节电路，即可产生25%占空比的时钟信号。
[0057]由此可见，通过方波生成电路生成预设第二占空比的方波，通过或门电路将与门电路输出的时钟信号以及第二占空比的方波进行或运算，并输入到电荷栗中。根据电荷栗的特性，在起始阶段电荷栗充电，电荷栗的输出电压逐渐增加。在电荷栗工作一定时长后，电荷栗充放电保持平衡，电荷栗的输出电压趋于稳定。通过电荷栗的输出电压控制延时电路的延时时长，延时电路将电荷栗输出的时钟信号进行延时，并输入到与门电路。与门电路将经过延时的时钟信号与预设时钟信号进行与运算后输出，即可得到对应占空比的时钟信号。由于上述电路结构中只有电荷栗存在极点，即上述电路为单极点电路，因此可以避免由于电路中存在双极点而导致输出时钟信号不稳定的问题。
[0058]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种时钟信号占空比调节电路，其特征在于，包括:延时电路、与门电路、方波生成电路、或门电路以及电荷栗，其中: 所述电荷栗，输入端与所述或门电路的输出端耦接，输出端与所述延时电路的第一输入端親接； 所述延时电路，第二输入端输入预设第一占空比时钟信号，输出端与所述与门电路的第二输入端耦接； 所述与门电路，第一输入端输入所述预设第一占空比时钟信号，输出端与所述方波生成电路的时钟输入端以及所述或门电路的第一输入端耦接，输出占空比调整后的时钟信号; 所述方波生成电路，输出端与所述或门电路的第二输入端耦接，适于生成预设第二占空比的方波。2.如权利要求1所述的时钟信号占空比调节电路，其特征在于，所述方波生成电路为三分之一占空比方波生成电路，所述三分之一占空比方波生成电路包括:第一 D触发器、第二D触发器以及与非门电路，其中: 所述第一 D触发器的数据输入端与所述第二 D触发器的输出端耦接，时钟输入端与所述与门电路的输出端耦接，输出端与所述或门电路的第一输入端以及所述与非门电路的第一输入端親接； 所述第二 D触发器的数据输入端与所述与非门电路的输出端耦接，时钟输入端与所述与门电路的输出端耦接，输出端与所述与非门电路的第二输入端耦接。3.如权利要求1所述的时钟信号占空比调节电路，其特征在于，所述延时电路为电压控制延时电路。
【文档编号】H03K3/017GK105991109SQ201510051532
【公开日】2016年10月5日
【申请日】2015年1月30日
【发明人】荀本鹏, 刘飞, 郭萌萌, 唐华, 杨海峰
【申请人】中芯国际集成电路制造(上海)有限公司