反相器电路、输出稳定的动态比较器及比较方法
【专利摘要】一种反相器电路、输出稳定的动态比较器及比较方法，其中一所述反相器电路包括：第一反相单元、第二反相单元以及NMOS管；所述第一反相单元的输入端适于接输入信号，作为所述反相器电路的输入端；所述第一反相单元的输出端连接至所述NMOS管的漏极，作为所述反相器电路的输出端；所述第二反相单元的输入端连接至所述NMOS管的漏极；所述第二反相单元的输出端连接至所述NMOS管的栅极；所述第一反相单元、第二反相单元均采用第一电压、第二电压进行供电，所述第二电压值小于所述第一电压值；所述NMOS管的源极适于接入所述第二电压。所述反相器电路翻转阈值低，而反相器电路的功耗和工作速度不受影响。
【专利说明】
反相器电路、输出稳定的动态比较器及比较方法
技术领域
[0001]本发明涉及电子领域，尤其涉及一种反相器电路、输出稳定的动态比较器及使用方法。
【背景技术】
[0002]反相器电路是可以将输入信号的相位反转180度的电路。在电子线路设计中，经常用到反相器电路。
[0003]在一些特定的场合，尤其需要一种阈值较低的CMOS反相器电路，但通过改变CMOS反相器电路中N管和P管的称尺寸比来降低CMOS反相器电路的阈值效果有限，并且影响反相器的工作速度。
[0004]另外，动态比较器电路是一种在控制信号控制下，比较两个输入端信号大小，并将结果输出的比较电路，通常分两路输出比较结果，但动态比较器直接输出的比较结果通常不够理想。
【发明内容】
[0005]本发明解决的问题是如何降低反相器电路阈值。
[0006]为解决上述问题，本发明提供一种反相器电路，其特征在于，包括:第一反相单元、第二反相单元以及NMOS管；
[0007]所述第一反相单元的输入端适于接输入信号，作为所述反相器电路的输入端；
[0008]所述第一反相单元的输出端连接至所述NMOS管的漏极，作为所述反相器电路的输出端；
[0009]所述第二反相单元的输入端连接至所述NMOS管的漏极；
[0010]所述第二反相单元的输出端连接至所述NMOS管的栅极；
[0011 ] 所述第一反相单元、第二反相单元均采用第一电压、第二电压进行供电，所述第二电压值小于所述第一电压值；
[0012]所述NMOS管的源极适于接入所述第二电压。
[0013]可选的，所述第一反相单元的结构包括:第一 PMOS管、第一 NMOS管；
[0014]所述第一 PMOS管的栅极和NMOS管的栅极适于连接至所述输入信号；
[0015]所述第一 PMOS管的漏极和第一 NMOS管的源极作为所述第一反相单元的输出端；
[0016]所述第一 PMOS的源极适于连接至所述第一电压；
[0017]所述第一 NMOS的源极适于连接至所述第二电压。
[0018]可选的，所述第一电压值由所述第一反相单元决定。
[0019]可选的，所述第二电压包括:地。
[0020]—种动态比较器，其特征在于，包括:如权利I?5任一项所述的反相器电路、动态比较单元；
[0021]所述反相器电路的输入端连接至所述动态比较器的输出端，所述反相器电路的输出端作为所述动态比较器的输出端。
[0022]可选的，所述动态比较单元包括:
[0023]第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管；
[0024]所述第二 NMOS管源极适于接第二电压，栅极适于接控制信号，所述第二 NMOS管漏极与所述第三NMOS管的源极以及所述第四NMOS管NM4的源极相连接；
[0025]所述第三NMOS管和所述第四NMOS管的衬底相连接，适于连接所述第一电压，所述第三NMOS管栅极适于连接至第一输入电压，所述第四NMOS管的栅极适于连接至所述第二输入电压；
[0026]所述第三NMOS管的漏极与所述第五NMOS管的源极相连接，所述第四NMOS管的漏极与所述第六NMOS管的源极相连接；
[0027]所述第五NMOS管的衬底以及所述第六NMOS管的衬底适于连接至第三电压，所述第五NMOS管的栅极与所述第三PMOS管的栅极相连接，所述第五NMOS管的漏极与所述第三PMOS管以及所述第二PMOS管的漏极相连接，所述第六NMOS管的栅极与所述第四PMOS的栅极相连接，所述第六NMOS管的漏极与所述第四PMOS的漏极以及所述第五PMOS管的漏极相连接；
[0028]所述第二 PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极以及第五PMOS管的源极相连接，适于共同连接至所述第一电压；
[0029]所述第二 PMOS管的栅极以及第五PMOS管的栅极适于连接至所述控制信号；
[0030]所述第五PMOS管的漏极、第四PMOS管的漏极、第六NMOS管的漏极、第三PMOS管的栅极以及第五NMOS管的栅极相连接，作为所述动态比较器的第二输出端；
[0031]所述第二 PMOS管的漏极、第三PMOS管的漏极、第五NMOS管的漏极、第四PMOS管的栅极以及第六NMOS管的栅极相连接，作为所述动态比较器的第二输出端。
[0032]—种动态比较器，其特征在于，包括两个如权利要求1-5任一项所述反相器电路、动态比较单元；
[0033]其中一个反相器电路的输入端接所述动态比较单元的第一输出端，另一个反相器电路的输入端接所述动态比较单元的第二输出端；
[0034]所述另一个反相器电路的输出端作为所述动态比较器的第一输出端，所述其中一个反相器电路的输出端作为所述动态比较器的第二输出端。
[0035]可选的，所述动态比较单元包括:
[0036]第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管；
[0037]所述第二 NMOS管源极适于接第二电压，栅极适于接控制信号，所述第二 NMOS管漏极与所述第三NMOS管的源极以及所述第四NMOS管的源极相连接；
[0038]所述第三NMOS管和所述第四NMOS管的衬底相连接，所述第三NMOS管栅极适于连接至第一输入电压，所述第四NMOS管的栅极适于连接至第所述二输入电压；
[0039]所述第三NMOS管的漏极与所述第五NMOS关的源极相连接，所述第四NMOS管的漏极与所述第六NMOS管的源极相连接；
[0040]所述第五NMOS管的衬底以及所述第六NMOS管的衬底适于连接至第三电压，所述第五NMOS管的栅极与所述第三PMOS管的栅极相连接，所述第五NMOS管的漏极与所述第三PMOS管以及所述第二PMOS管的漏极相连接，所述第六NMOS管的栅极与所述第四PMOS的栅极相连接，所述第六NMOS管的漏极与所述第四PMOS的漏极以及所述第五PMOS管的漏极相连接；
[0041]所述第二 PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极以及第五PMOS管的源极相连接，适于共同连接至所述第一电压；
[0042]所述第二 PMOS管的栅极以及第五PMOS管的栅极适于连接至所述控制信号；
[0043]所述第五PMOS管的漏极、第四PMOS管的漏极、第六NMOS管的漏极、第三PMOS管的栅极以及第五NMOS管的栅极相连接，作为所述动态比较器的第二输出端；
[0044]所述第二 PMOS管的漏极、第三PMOS管的漏极、第五NMOS管的漏极、第四PMOS管的栅极以及第六NMOS管的栅极相连接，作为所述动态比较器的第二输出端。
[0045]—种基于如权利要求8所述的输出稳定的动态比较器的信号比较方法，其特征在于，包括:
[0046]使用方波作为所述控制信号；
[0047]在所述动态比较器的第一输入端和第二输入端接入需比较的信号；
[0048]在每一个所述控制信号的上升边沿，所述动态比较器对所述需比较的信号进行比较，第一输入的输入信号大于第二输入端的输入信号时，第一输出端输出高电平，第二输入的输入信号大于第一输入端的输入信号时，第二输出端输出高电平。
[0049]与现有技术相比，本发明实施例的技术方案具有以下优点:
[0050]通过将所述NMOS管的漏极连接至所述第二反相单元的输入端，将第二反相单元的输出端连接至所述NMOS管的栅极，使得第二反相单元和所述NMOS管首尾相连，构成一个正反馈的锁存环路，从而使得所述反相器电路的输出更加难以被改变，从而在不改变反相器内部MOS管尺寸比的前提下，降低所述反相器反转阈值，而反相器功耗和工作速度不受影响。
[0051]另外，通过将所述反相器连接至动态比较器的输出端，将所述反相器电路的输出端连接至接至所述输出稳定的动态比较器的输出端，使得所述动态比较器的波形经过所述反相器优化，由于所述反相器阈值较低，使得对输出波形的电平判断更为准确，从而使得所述动态比较器的输出更加准确。由于未对反相单元内部的MOS管尺寸比做改变，从而不会增加动态比较器的功耗，动态比较器的工作速度也得到保障。
【附图说明】
[0052]图1是本发明实施例中一种反相器电路的结构图；
[0053]图2是本发明实施例中另一种反相器电路的结构图；
[0054]图3和图4是本发明实施例中一种反相器电路的效果图；
[0055]图5是本发明实施例中一种动态比较器的结构图；
[0056]图6是本发明实施例中一种动态比较单元的结构图；
[0057]图7是本发明实施例中另一种动态比较器的结构图；
[0058]图8是本发明实施例中一种动态比较单元的波形图。
【具体实施方式】
[0059]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0060]图1是本发明实施例中一种反相器电路的结构图，可以看出反相器电路10由第一反相单元101、第二反相单元102和NMOS管匪10构成。其中，第一反相单元101的输入端作为反相器电路10的输入端，接入需要低阈值反相器电路处理的输入信号，第一反相单元101的输出端和第二反相单元102的输入端相连，同时第一反相单元101的输出端也和NMOS管匪10的漏极相连。第二反相单元102的输出端和NMOS管匪10的栅极相连，同时，第二反相单元102的输出端作为所述反相器电路的输出端。第一反相单元101、第二反相单元102均采用第一电压、第二电压进行供电，且第二电压值小于第一电压值，NMOS管的匪10的源极也接入第二电压。
[0061]在如图1所示的反相器电路中，第一反相单元101和NMOS管匪10首尾相连，构成一个正反馈的锁存环路:当图1中反相器电路10的输出信号为高点平时，第二反相单元102的输出信号为低电平，此时NMOS管匪10处于截止状态，NMOS管匪10的源极电平为高；而当反相器电路10的输出信号为低电平时，第二反相单元102的输出信号为高电平，此时NMOS管匪10处于导通状态，NMOS管匪10的源极电平为低。可以看出，由于正反馈的存在，反相器电路10的输出信号状态更难改变。
[0062]在具体实施中，第一电压的取值由第一反相单元101决定，第二电压可以接地。第一反相单元101和第二反相单元102都分别接入第一电压和第二电压，由第一电压和第二电压供电。
[0063]如图1所示的实施例通过将NMOS管匪10的漏极连接至第二反相单元102的输入端，将第二反相单元102的输出端连接至所述NMOS管匪10的栅极，使得第二反相单元和所述NMOS管首尾相连，构成一个正反馈的锁存环路，从而使得所述反相器电路的输出更加难以被改变，从而在不改变反相器内部MOS管尺寸比的前提下，降低所述反相器反转阈值，从而反相器的功耗和工作速度不受影响。
[0064]在具体实施中第一反相单元201可以包括第一 NMOS管、第一 PMOS管。
[0065]图2是本发明实施例中另一种反相器电路的结构图，第一 PMOS管PMl的栅极和NMOS管匪1的栅极相连，反相器电路20的输入信号送至第一 PMOS管PMl的栅极和第一NMOS管匪I的栅极。第一 PMOS管PMl的漏极和第一 NMOS管匪I的源极相连，作为第一反相单元201的输出端。第二反相单元202的输入端和第一反相单元201的输出端以及NMOS管匪20的漏极相连，第二反相单元202的输出端和NMOS管匪20的栅极相连。NMOS管的匪20的源极接入第二电压，第一 PMOS管PMl的源极接入第一电压，第一 NMOS管匪I的源极接入第二电压。
[0066]在如图2所示的反相器电路中，第一反相单元201和NMOS管匪20首尾相连，构成一个正反馈的锁存环路:当图2中反相器电路20的输出信号为高电平时，第二反相单元202的输出信号为低电平，此时NMOS管匪20处于截止状态，NMOS管匪20的源极电平为高；而当反相器电路20的输出信号为低电平时，第二反相单元202的输出信号为高电平，此时NMOS管匪20处于导通状态，NMOS管匪20的源极电平为低。可以看出，由于正反馈的存在，反相器电路20的输出信号状态更难改变。
[0067]下面以图2所示的反相器电路的输入端为高电平的初始状态为例，对反相器电路20进行说明。在反相器电路20的输入信号为高电平时，其输出信号为低电平，NMOS管的栅极为低电平；在反相器电路20的输入信号低于翻转阈值时，反相器电路20的状态翻转，翻转后反相器电路20的输出信号为高电平。取第一反相单元201、第二反相单元202的输出电压等于二分之一的第一电压和第二电压差值的时刻为翻转瞬间，则反相器电路20的翻转阈值的VX可由下列表达式求出:
[0068]l/2*Up*Cox* (VDD-VX-Vtp)~2 = l/2*Un*Cox*(VX-Vtn)~2+l/2*Un*Cox*(VDD-Vtn) '2
[0069]上式中Up和Un分别代表第一 PMOS管PMl和第一 NMOS管匪I的迀移率，Cox代表第一 PMOS管PMl和第一 NMOS管匪I的级间电容的单位电容值，Vtp和Vtn分别代表第一PMOS管PMl和第一 NMOS管的阈值电压，VDD为第一电压。从上式可以看出，在反相器电路20输出改变状态之前，匪20 —直处于导通状态，为了使反相器电路20翻转，需要克服NMOS管匪20的强下拉，因此反相器电路20的翻转阈值VX需要足够低。
[0070]在现有技术中，通常将图2中反相单元201作为一个反相器单独使用，为降低结构如图2中反相单元201的反相器的翻转阈值，通常会减小PM0S/NM0S的相对尺寸比，即减小PMOS的尺寸、增加NMOS的尺寸，来降低反相器的翻转阈值。但通过此种方法来降低反相器的翻转阈值，降低的效果有限。另外，为了保证足够驱动能力，PMOS的尺寸要够大，这就要求更大尺寸的NM0S，过大的尺寸对反相器前端的的其他电路构成较大负载，增加功耗，影响比较器和前端电路的速度。
[0071]图3是本发明实施例中一种反相器电路的效果图，其中曲线31是直接将如图2中反相单元201的电路作为反相器时的输出特性曲线，也就是现有技术中反相器的输出特性曲线，曲线32是如图2实施例中的反相器电路的输出特性曲线，线33是反相器电路的输入电压。在反相器输入线压逐渐减小的过程中，在tl时刻，到达现有技术中反相器的翻转阈值，在t2时刻，到达本发明实施例中反相器电路的翻转阈值。通过图像可以看出，本发明实施例的反转转阈值低于现有技术中反相器的反转阈值，并且本发明实施例中的反相器电路输出电压波形在翻转阈值附近更加陡峭，输出波形质量较好。而若要利用传统的减小PMOS/NMOS的相对尺寸比，即减小PMOS的尺寸、增加NMOS的尺寸，来降低反相器的翻转阈值，在达到和本发明实施例同样反转阈值的情况下，需要使PMOS于NMOS的尺寸比为一比六，为了保证足够驱动能力，PMOS的尺寸要够大，此时要求更大尺寸的NM0S，过大的尺寸对反相器前端的其他电路构成较大负载，增加功耗，影响比较器和前端电路的速度。图4是本发明实施例与上述PMOS与NMOS的尺寸比为一比六的现有反相器的效果图，图中曲线41是反相器的输入电压，曲线42是如图2实施例中的反相器电路的输出特性曲线，曲线43是反相器电路的输入电压。可以看出，通过增大尺寸比的方式即使可以降低翻转器的翻转阈值，但输出特性曲线在翻转阈值附近依然较为平滑，输出波形的质量有待提高。本发明实施例中的反相器电路的输出特性曲线43在反转阈值附近较为陡峭，在降低反相器电路的反转阈值的同时有较好的特性曲线，而且PMOS与NMOS的比例为一比一，可以使反相器电路在较低功耗的状态下工作，并且对前端电路的负载能力无特殊要求，应用范围较广。
[0072]本发明实施例通过将NMOS管匪20的漏极连接至第二反相单元的输入端，将第二反相单元的输出端连接至所述NMOS管匪20的栅极，使得第二反相单元和所述NMOS管首尾相连，构成一个正反馈的锁存环路，从而使得所述反相器电路的输出更加难以被改变，从而在不改变反相器内部MOS管尺寸比的前提下，降低所述反相器反转阈值，从而反相器的功耗和工作速度不受影响。
[0073]本发明实施例还提供一种动态比较器，图5是本发明实施例中一种动态比较器的结构图。图5所示的动态比较器包括50动态比较单元501和反相器电路502，动态比较器50的第一输入端和第二输入端接入需比较的两路输入信号，动态比较单元501的输出端接反相器电路502的输入端，反相器电路502的输出端作为动态比较器50的输出端。
[0074]在具体实施中，动态比较单元结构可以是如图6所示的结构。在本实施例中，动态比较单元由第二 NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第二 PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第五PMOS管PM5组成。第二 NMOS管匪2的源极接入第二电压，栅极接入控制信号，第二 NMOS管匪2漏极与第三NMOS管NM3的源极以及所述第四NMOS管NM4的源极相连；第三NMOS管NM3和第四NMOS管NM4的衬底相连，可以接入第一电压，第三NMOS管匪3栅极可以接入第一输入电压，第四NMOS管NM4的栅极可以接入第二输入电压；第三NMOS管NM3的漏极与所述第五NMOS关的源极相连接，所述第四NMOS管NM4的漏极与所述第六NMOS管NM6的源极相连接；第五NMOS管NM5的衬底以及所述第六NMOS管NM6的衬底适于连接至第三电压，所述第五NMOS管NM5的栅极与所述第三PMOS管PM3的栅极相连接，所述第五NMOS管NM5的漏极与所述第三PMOS管PM3以及所述第二 PMOS管PM2的漏极相连接，所述第六NMOS管NM6的栅极与所述第四PMOS的栅极相连接，所述第六NMOS管NM6的漏极与所述第四PMOS的漏极以及所述第五PMOS管PM5的漏极相连接；第二 PMOS管PM2的源极、第三PMOS管PM3的源极、第四PMOS管PM4的源极以及第五PMOS管PM5的源极相连接，均可以接入第一电压；第二 PMOS管PM2的栅极以及第五PMOS管PM5的栅极可以接入控制信号；第五PMOS管PM5的漏极、第四PMOS管PM4的漏极、第六NMOS管NM6的漏极、第三PMOS管PM3的栅极以及第五NMOS管匪5的栅极相连接，作为动态比较器的第二输出端；第二 PMOS管PM2的漏极、第三PMOS管PM3的漏极、第五NMOS管NM5的漏极、第四PMOS管PM4的栅极以及第六NMOS管NM6的栅极相连接，作为所述动态比较器的第二输出端。反相器电路502的输入端可以连接在所述动态比较单元501两个输出端中的任一端。
[0075]本发明实施例还提供另外一种动态比较器，由动态比较单元和两个反相器电路组成。其中一个反相器电路的输入端接所述动态比较单元的第一输出端，输出端作为动态比较器的第二输出端；另一个反相器电路的输入端接动态比较单元的第二输出端，输出端作为动态比较器的第一输出端。
[0076]图7是本发明实施例中另一种动态比较器的结构图。图7所示的动态比较器包70括动态比较单元701和反相器电路702、703，动态比较器70的第一输入端和第二输入端接入需比较的两路输入信号，动态比较单元701的第一输出端7011接反相器电路702的输入端，反相器电路702的输出端作为动态比较器70的第二输出端；动态比较单元701的第二输出端7012接反相器电路703的输入端，反相器电路703的输出端作为动态比较器70的第一输出端。
[0077]在本发明另一实施例中，动态比较单元的结构为如图6所示的结构。动态比较单元在控制信号的控制下工作，当控制信号为低电平时，动态比较单元复位，动态比较单元的第一输出端和第二输出端均输出高电平；当控制信号变为高电平时，在控制信号的上升边沿，动态比较单元开始对第一输入端和第二输入端的输入信号进行比较，比较结果由动态比较单元的第一输出端和输出，输出波形如图8所示。可以看出，在比较的初始阶段，动态比较单元的两个输出端的输出都会下降，经过一段时间后，两个输出端的输出信号才开始分呙。
[0078]为了获得更好的输出结果，在动态比较单元的输出端连接反相器，若连接的反相器的阈值为图中Va，由于动态比较单元的两路输出还没有分离，则会造成误判，所以，需要阈值更低的反相器电路，例如，阈值在％的反相器电路。
[0079]在具体实施中，可以采用如图1或图2所示的反相器电路。由于反相器电路通过将第二反相单元和NMOS管首尾相连，构成一个正反馈的锁存环路，从而使得所述反相器电路的输出更加难以被改变，从而在不改变反相器内部MOS管尺寸比的前提下，降低所述反相器反转阈值，而反相器功耗和工作速度不受影响。由于上述反相器的阈值较低，使得对输出波形的电平判断更为准确，从而使得动态比较器的输出更加准确。由于未对反相单元内部的MOS管尺寸比做改变，从而不会增加动态比较器的功耗，动态比较器的工作速度也得到保障。
[0080]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种反相器电路，其特征在于，包括:第一反相单元、第二反相单元以及NMOS管； 所述第一反相单元的输入端适于接输入信号，作为所述反相器电路的输入端； 所述第一反相单元的输出端连接至所述NMOS管的漏极，作为所述反相器电路的输出端; 所述第二反相单元的输入端连接至所述NMOS管的漏极； 所述第二反相单元的输出端连接至所述NMOS管的栅极； 所述第一反相单元、第二反相单元均采用第一电压、第二电压进行供电， 所述第二电压值小于所述第一电压值； 所述NMOS管的源极适于接入所述第二电压。2.根据权利要求1所述的反相器电路，其特征在于，所述第一反相单元的结构包括:第一 PMOS 管、第一 NMOS 管； 所述第一 PMOS管的栅极和第一 NMOS管的栅极适于连接至所述输入信号； 所述第一 PMOS管的漏极和第一 NMOS管的源极作为所述第一反相单元的输出端； 所述第一 PMOS管的源极适于连接至所述第一电压； 所述第一 NMOS管的源极适于连接至所述第二电压。3.根据权利要求1所述的反相器电路，其特征在于，所述第一电压值由所述第一反相单元决定。4.根据权利要求1所述的反相器电路，其特征在于，所述第二电压包括:地。5.一种动态比较器，其特征在于，包括: 如权利I?4任一项所述的反相器电路、动态比较单元； 所述反相器电路的输入端连接至所述动态比较器的输出端，所述反相器电路的输出端作为所述动态比较器的输出端。6.根据权利要求5所述的动态比较器，其特征在于，所述动态比较单元包括: 第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管； 所述第二 NMOS管源极适于接第二电压，栅极适于接控制信号，所述第二 NMOS管漏极与所述第三NMOS管的源极以及所述第四NMOS管NM4的源极相连接； 所述第三NMOS管和所述第四NMOS管的衬底相连接，适于连接所述第一电压，所述第三NMOS管栅极适于连接至第一输入电压，所述第四NMOS管的栅极适于连接至所述第二输入电压； 所述第三NMOS管的漏极与所述第五NMOS管的源极相连接，所述第四NMOS管的漏极与所述第六NMOS管的源极相连接； 所述第五NMOS管的衬底以及所述第六NMOS管的衬底适于连接至第三电压，所述第五NMOS管的栅极与所述第三PMOS管的栅极相连接，所述第五NMOS管的漏极与所述第三PMOS管以及所述第二 PMOS管的漏极相连接，所述第六NMOS管的栅极与所述第四PMOS的栅极相连接，所述第六NMOS管的漏极与所述第四PMOS的漏极以及所述第五PMOS管的漏极相连接; 所述第二 PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极以及第五PMOS管的源极相连接，适于共同连接至所述第一电压； 所述第二 PMOS管的栅极以及第五PMOS管的栅极适于连接至所述控制信号； 所述第五PMOS管的漏极、第四PMOS管的漏极、第六NMOS管的漏极、第三PMOS管的栅极以及第五NMOS管的栅极相连接，作为所述动态比较器的第二输出端； 所述第二 PMOS管的漏极、第三PMOS管的漏极、第五NMOS管的漏极、第四PMOS管的栅极以及第六NMOS管的栅极相连接，作为所述动态比较器的第二输出端。7.—种动态比较器，其特征在于，包括两个如权利要求1-4任一项所述反相器电路、动态比较单元； 其中一个反相器电路的输入端接所述动态比较单元的第一输出端，另一个反相器电路的输入端接所述动态比较单元的第二输出端； 所述另一个反相器电路的输出端作为所述动态比较器的第一输出端，所述其中一个反相器电路的输出端作为所述动态比较器的第二输出端。8.根据权利要求7所述的动态比较器，其特征在于，所述动态比较单元包括: 第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管； 所述第二 NMOS管源极适于接第二电压，栅极适于接控制信号，所述第二 NMOS管漏极与所述第三NMOS管的源极以及所述第四NMOS管的源极相连接； 所述第三NMOS管和所述第四NMOS管的衬底相连接，所述第三NMOS管栅极适于连接至第一输入电压，所述第四NMOS管的栅极适于连接至第所述二输入电压； 所述第三NMOS管的漏极与所述第五NMOS关的源极相连接，所述第四NMOS管的漏极与所述第六NMOS管的源极相连接； 所述第五NMOS管的衬底以及所述第六NMOS管的衬底适于连接至第三电压，所述第五NMOS管的栅极与所述第三PMOS管的栅极相连接，所述第五NMOS管的漏极与所述第三PMOS管以及所述第二 PMOS管的漏极相连接，所述第六NMOS管的栅极与所述第四PMOS的栅极相连接，所述第六NMOS管的漏极与所述第四PMOS的漏极以及所述第五PMOS管的漏极相连接; 所述第二 PMOS管的源极、第三PMOS管的源极、第四PMOS管的源极以及第五PMOS管的源极相连接，适于共同连接至所述第一电压； 所述第二 PMOS管的栅极以及第五PMOS管的栅极适于连接至所述控制信号； 所述第五PMOS管的漏极、第四PMOS管的漏极、第六NMOS管的漏极、第三PMOS管的栅极以及第五NMOS管的栅极相连接，作为所述动态比较器的第二输出端； 所述第二 PMOS管的漏极、第三PMOS管的漏极、第五NMOS管的漏极、第四PMOS管的栅极以及第六NMOS管的栅极相连接，作为所述动态比较器的第二输出端。9.一种基于如权利要求8所述的输出稳定的动态比较器的信号比较方法，其特征在于，包括: 使用方波作为所述控制信号； 在所述动态比较器的第一输入端和第二输入端接入需比较的信号； 在每一个所述控制信号的上升边沿，所述动态比较器对所述需比较的信号进行比较，第一输入的输入信号大于第二输入端的输入信号时，第一输出端输出高电平，第二输入的输入信号大于第一输入端的输入信号时，第二输出端输出高电平。
【文档编号】H03K5/22GK105991125SQ201510051785
【公开日】2016年10月5日
【申请日】2015年1月30日
【发明人】刘飞, 唐华, 荀本鹏, 杨海峰
【申请人】中芯国际集成电路制造(上海)有限公司