功率因数校正电路及乘法器的制造方法
【专利摘要】本公开提供了一种乘法器以及应用该乘法器的功率因数校正电路。该乘法器包括一吉尔伯特乘法器电路，包括第一、第二差分输入级以及一输出级；一第一差分电压转换电路；一第二差分电压转换电路；以及一偏置电流生成电路；其中，所述输出级包括：一电流镜单元，包括两电流输入端以及一电流输出端；一反馈控制单元，用于保证在所述乘法器接收到的电压信号差为零时，所述电流输出端没有电流输出。本公开有利于提高乘法器线性度以及乘法器输出电流精度。
【专利说明】
功率因数校正电路及乘法器
技术领域
[0001]本公开涉及电源管理技术领域，具体涉及一种乘法器以及应用该乘法器的功率因数校正电路。
【背景技术】
[0002]为了更高效的利用电网电能，开关电源技术中已经开始广泛应用功率因数校正技术。现有技术中，通常做法是在电路的二极管整流桥与负载之间插入一级功率因数校正(Power Factor Correct1n，PFC)电路，从而使得从交流电源抽取的电流也是正弦波信号，而且其相位跟随电源电压而变化。加入功率因数校正电路后，功率因数值可以接近于I。
[0003]—种PFC电路的实现方式如图1中所示，其应用于一升压变换器(BoostConverter)。该变换器包括电感L、开关器件S、续流二极管D、输出电容Cout以及集成的PFC电路组成。电源电压Vac经过二极管整流桥后作为升压变换的输入，升压变换器对输入的电压进行变换处理后得到输出电压Vout。PFC电路包括误差放大器(Error Amplifier)U1、乘法器U2、比较器U3、RS触发器U4、驱动模块U5以及零电流检测电路(Zero CurrentDetect1n，ZCD)U6。PFC电路采样输出电压Vout并输入至误差放大器Ul，乘法器U2的一个输入为误差放大器Ul的输出误差反馈信号Verror、另一个输入为电源电压Vac的分压信号Vin，这样则可以使得输出电流波形成为跟随电源电压波形的正弦波。采样电阻Rl和外部开关器件S串联以获得开关电流信号。当采样电阻Rl上的电压高于乘法器U2的输出时，比较器U3和RS触发器U4翻转，并通过驱动模块U5关断外部开关器件S。当零电流检测电路U6检测到电感电流降到O时，开启外部开关器件S。通过上述控制方式，实现了临界导通模式控制，而且实现方式简单，特别适用于中小功率的功率因数校正电路。
[0004]然而，现有技术中乘法器在输出电流精度等方案仍存在有待改进之处。
【发明内容】
[0005]针对现有技术中的部分或者全部问题，本公开提供一种乘法器以及应用该乘法器的功率因数校正电路。
[0006]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0007]根据本公开的第一方面，提供一种乘法器，包括:
[0008]—吉尔伯特乘法器电路，包括第一、第二差分输入级以及一输出级；所述输出级输出由所述第一、第二差分输入级的输入运算得到的输出电流；
[0009]—第一差分电压转换电路，用于基于接收到的电压信号以及一第一参考电压生成一第一差分电压偏置所述第一差分输入级；
[0010]—第二差分电压转换电路，用于基于接收到的电压信号以及一第二参考电压生成一第二差分电压偏置所述第二差分输入级；
[0011]—偏置电流生成电路，用于生成一偏置电流偏置所述第一信号转换电路及第二信号转换电路；
[0012]其中，所述输出级包括:
[0013]—电流镜单元，包括两电流输入端以及一电流输出端；
[0014]—反馈控制单元，用于保证在所述乘法器接收到的电压信号差为零时，所述电流输出端没有电流输出。
[0015]在本公开一种示例实施方式中，所述电流镜单元由P型MOSFET晶体管组成。
[0016]在本公开一种示例实施方式中，所述第二差分电压转换电路包括:
[0017]— MOSFET晶体管，其栅极与漏极连接，源极连接所述电源电压；
[0018]—第一 BJT晶体管对，包括两个NPN型第一 BJT晶体管；两个所述第一 BJT晶体管的基极及集电极连接所述MOSFET晶体管的漏极，发射极输出所述第二差分电压；
[0019]—第二 BJT晶体管对，包括两个NPN型第二 BJT晶体管；两个所述第二 BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第一 BJT晶体管的发射极；
[0020]一第一电阻，耦接于两个所述第二 BJT晶体管的发射极之间；
[0021 ] 一第一 MOSFET晶体管对，包括两个第一 MOSFET晶体管；两个所述第一 MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第二 BJT晶体管的发射极。
[0022]在本公开一种示例实施方式中，一所述第二 BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第二参考电压。
[0023]在本公开一种不例实施方式中，所述第一差分电压转换电路包括:
[0024]一第二 MOSFET晶体管对，包括两个第二 MOSFET晶体管；两个所述第一 MOSFET晶体管的栅极与漏极连接，源极连接所述电源电压；
[0025]—第三BJT晶体管对，包括两个第三BJT晶体管；两个所述第三BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第二 MOSFET晶体管的漏极；
[0026]—第二电阻，耦接于两个所述第三BJT晶体管的发射极之间；
[0027]一第三MOSFET晶体管对，包括两个第三MOSFET晶体管；两个所述第三MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第三BJT晶体管的发射极；
[0028]—第四MOSFET晶体管对，包括两个第四MOSFET晶体管；两个所述第四MOSFET晶体管的栅极分别对应连接一所述第二 MOSFET晶体管的栅极，源极连接所述电源电压；
[0029]—第四BJT晶体管对，包括两个NPN型第四BJT晶体管；两个所述第四BJT晶体管的基极分别对应连接一所述第四MOSFET晶体管的漏极，集电极输出所述第一差分电压；
[0030]一 BJT晶体管，其基极与集电极连接并连接至所述第四BJT晶体管的发射极，其发射极接地。
[0031]在本公开一种示例实施方式中，一所述第三BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第一参考电压。
[0032]在本公开一种示例实施方式中，所述输出级包括一电流镜单元，所述电流镜单元包括两电流输入端以及一电流输出端；所述输出级还包括:
[0033]—第一运算放大器，其两输入端分别对应连接所述电流镜单元的电流输入端；
[0034]一第一开关元件，其第一端连接所述电流镜单元的电流输出端，第二端连接所述第一运算放大器的一输入端，其控制端连接所述第一运算放大器输出端；
[0035]—第二开关元件，其第一端连接所述电流镜单元的电流输出端，第二端用于输出所述输出电流，其控制端连接所述第一运算放大器输出端。
[0036]根据本公开的第三方面，提供一种乘法器，包括:
[0037]—吉尔伯特乘法器电路，包括第一、第二差分输入级以及一输出级；所述输出级输出由所述第一、第二差分输入级的输入运算得到的输出电流；
[0038]—第一差分电压转换电路，用于基于接收到的电压信号以及一第一参考电压生成一第一差分电压偏置所述第一差分输入级；
[0039]—第二差分电压转换电路，用于基于接收到的电压信号以及一第二参考电压生成一第二差分电压偏置所述第二差分输入级；
[0040]一偏置电流生成电路，用于生成一偏置电流偏置所述第一信号转换电路及第二信号转换电路；
[0041]其中，所述输出级包括一电流镜单元，所述电流镜单元包括两电流输入端以及一电流输出端；所述输出级还包括:
[0042]—第一运算放大器，其两输入端分别对应连接所述电流镜单元的电流输入端；
[0043]一第一开关元件，其第一端连接所述电流镜单元的电流输出端，第二端连接所述第一运算放大器的一输入端，其控制端连接所述第一运算放大器输出端；
[0044]—第二开关元件，其第一端连接所述电流镜单元的电流输出端，第二端用于输出所述输出电流，其控制端连接所述第一运算放大器输出端。
[0045]在本公开一种示例实施方式中，所述第二差分电压转换电路包括:
[0046]— MOSFET晶体管，其栅极与漏极连接，源极连接所述电源电压；
[0047]—第一 BJT晶体管对，包括两个NPN型第一 BJT晶体管；两个所述第一 BJT晶体管的基极及集电极连接所述MOSFET晶体管的漏极，发射极输出所述第二差分电压；
[0048]—第二 BJT晶体管对，包括两个NPN型第二 BJT晶体管；两个所述第二 BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第一 BJT晶体管的发射极；
[0049]—第一电阻，耦接于两个所述第二 BJT晶体管的发射极之间；
[0050]一第一 MOSFET晶体管对，包括两个第一 MOSFET晶体管；两个所述第一 MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第二 BJT晶体管的发射极。
[0051]在本公开一种示例实施方式中，一所述第二 BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第二参考电压。
[0052]在本公开一种不例实施方式中，所述第一差分电压转换电路包括:
[0053]—第二 MOSFET晶体管对，包括两个第二 MOSFET晶体管；两个所述第二 MOSFET晶体管的栅极与漏极连接，源极连接所述电源电压；
[0054]—第三BJT晶体管对，包括两个第三BJT晶体管；两个所述第三BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第二 MOSFET晶体管的漏极；
[0055]—第二电阻，耦接于两个所述第三BJT晶体管的发射极之间；
[0056]一第三MOSFET晶体管对，包括两个第三MOSFET晶体管；两个所述第三MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第三BJT晶体管的发射极；
[0057]—第四MOSFET晶体管对，包括两个第四MOSFET晶体管；两个所述第四MOSFET晶体管的栅极分别对应连接一所述第二 MOSFET晶体管的栅极，源极连接所述电源电压；
[0058]—第四BJT晶体管对，包括两个NPN型第四BJT晶体管；两个所述第四BJT晶体管的基极分别对应连接一所述第四MOSFET晶体管的漏极，集电极输出所述第一差分电压；
[0059]— BJT晶体管，其基极与集电极连接并连接至所述第四BJT晶体管的发射极，其发射极接地。
[0060]在本公开一种示例实施方式中，一所述第三BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第一参考电压。
[0061]在本公开一种示例实施方式中，所述乘法器还包括:
[0062]—电压前馈电路；所述偏置电流生成电路基于所述电压前馈电路提供的电压生成所述偏置电流。
[0063]根据本公开的第二方面，提供一种功率因数校正电路，包括上述任意一种乘法器。
[0064]在本公开一种示例实施方式中，所述功率因数校正电路形成于一集成电路模块。
[0065]本公开示例实施方式中的乘法器中，通过设置反馈控制单元，利用反馈控制单元提供反馈控制，提高了乘法器输出电流精度，保证了当输入电压误差为O时，没有电流输出，即更精准的控制乘法器的失调电压。
【附图说明】
[0066]通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
[0067]图1是现有技术中一种应用PFC电路的升压变换器结构不意图。
[0068]图2是本公开示例实施方式中一种吉尔伯特乘法器电路的结构示意图。
[0069]图3是本公开示例实施方式中另一种吉尔伯特乘法器电路的结构示意图。
[0070]图4是本公开示例实施方式中一种差分电流转换电路的结构示意图。
[0071]图5是本公开示例实施方式中一种双曲正切电路的结构示意图。
[0072]图6是本公开示例实施方式中第一差分电压转换电路的结构示意图。
[0073]图7是本公开示例实施方式中第二差分电压转换电路的结构示意图。
[0074]图8是本公开示例实施方式中一种电压前馈电路的结构示意图。
[0075]图9是本公开示例实施方式中另一种电压前馈电路的结构示意图。
[0076]图10是本公开示例实施方式中电压前馈电路的控制信号时序图。
[0077]图11是现有技术中一种电压前馈电路的结构示意图。
[0078]图12是本公开示例实施方式中一种乘法器的整体结构示意图。
[0079]附图标记说明:
【背景技术】
[0080]
[0081]L电感
[0082]S开关器件
[0083]D续流二极管
[0084]Cout输出电容
[0085]Rl采样电阻
[0086]Ul误差放大器
[0087]U2乘法器
[0088]U3比较器
[0089]U4RS 触发器
[0090]U5驱动模块
[0091]Vac电源电压
[0092]Vin输入电压
[0093]Vout输出电压
【具体实施方式】
[0094]
[0095]Cl第一电容
[0096]C2第二电容
[0097]Dl第一反偏PN结
[0098]D2第二反偏PN结
[0099]SI第一开关元件
[0100]S2第二开关元件
[0101]S3第三开关元件
[0102]S4第四开关元件
[0103]S5第五开关元件
[0104]S6第六开关元件
[0105]Φ1第一控制信号
[0106]Φ2第二控制信号
[0107]Φ3第三控制信号
[0108]Φ4第四控制信号
[0109]Ul第一运算放大器
[0110]U2逻辑控制单元
[0111]U3第一比较器
[0112]U4第二比较器
[0113]Rl第一电阻
[0114]R2第二电阻
[0115]R3第三电阻
[0116]Q1-Q6BJT 晶体管
[0117]Q50BJT 晶体管
[0118]Q1UQ12第一 BJT 晶体管
[0119]Q2UQ22第二 BJT 晶体管
[0120]Q31、Q32第三 BJT 晶体管
[0121]Q4UQ42第四BJT晶体管
[0122]M0-M5场效应晶体管
[0123]M1UM12第一 MOSFET 晶体管
[0124]M21、M22第二 MOSFET 晶体管
[0125]M3 K M32第三 MOSFET 晶体管
[0126]M41、M42第四 MOSFET 晶体管
[0127]Vcc电源电压
[0128]Vref基准电压
[0129]Vin输入电压
[0130]Verror误差反馈电压
[0131]Vff峰值电压
[0132]Vrefl第一参考电压
[0133]Vref 2第二参考电压
[0134]IBias偏置电流
[0135]Iee电流源
[0136]1ut输出电流【具体实施方式】
[0137]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。此外，所描述的技术特征或电路结构可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而示出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多。
[0138]在说明书及权利要求中使用了某些词汇来指称特定的组件，本领域技术人员应可理解，可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在整篇说明书及权利要求当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。此外，“连接” 一词在此包括任何直接及间接的电气连接手段。
[0139]本示例实施方式中首先提供了一种乘法器。该乘法器可以包括一吉尔伯特(Gilbert)乘法器电路以及一偏置电流生成电路；由于吉尔伯特乘法器电路实现的是两个电压各自双曲正切函数的乘积，为了实现两个电压之间的直接乘积，需要先将输入电压经过电压到差分电流的转换，转换得到的差分电流再经过一对BJT (双极型晶体管)晶体管产生差分电压，从而得到反双曲正切函数。因此，本示例实施方式中所述乘法器还包括一第一差分电压转换电路以及一第二差分电压转换电路。当然，本领域技术人员容易理解的是，所述乘法器电路也可以为其他类型的电路，而所述第一差分电压转换电路以及第二差分电压转换电路也可以根据需要选择设置等等，本示例实施方式中并不以此为限。
[0140] 如图2中所示，为一种吉尔伯特乘法器电路的结构示意图。该吉尔伯特乘法器电路为所述乘法器的核心单元，其包括由BJT晶体管Q1-Q2组成的第二差分输入级，由BJT晶体管Q3-Q6组成的第二差分输入级，以及一输出级，其中电流源1^给吉尔伯特乘法器电路提供偏置电流IEE。所述吉尔伯特乘法器的所述输出级输出由所述第一差分输入级以及第二差分输入级的输入运算得到的输出电流lout。本示例实施方式中，所述吉尔伯特乘法器电路之所以采用双极型晶体管，是因为双极性器件的指数特性使得其线性度优于采用场效应器件的乘法器。
[0141 ] 本示例实施方式中，所述吉尔伯特乘法器电路的输出级包括一电流镜单元，吉尔伯特乘法器电路的输出电流1ut需要该电流镜单元输出。由于工艺限制，电流镜单元只能采用PMOS器件(即图3中所示的P型MOSFET晶体管M2、M3)。在采用PMOS器件组成的电流镜直接输出时，由于其输出电阻较小，当所述乘法器接收到的电压差为O时，还可能会有小电流输出。在一种解决方案中，可以考虑使用折叠式结构，但可能与有限的电压空间冲突。本示例实施方式中，则设置了一反馈控制单元，用于保证在所述乘法器接收到的电压信号差为零时，所述电流输出端没有电流输出。例如，所述反馈控制单元可以包括一第一运算放大器U1，利用所述第一运算放大器Ul形成反馈保证输出电流1ut具有较高的精度。具体电路如图3中所示。所述电流镜单元包括两电流输入端以及一电流输出端；所述输出级还包括一第一运算放大器U1、一第一开关元件SI以及一第二开关元件S2。所述第一运算放大器Ul的两输入端分别对应连接所述电流镜单元的电流输入端。所述第一开关元件SI的第一端连接所述电流镜单元的电流输出端，所述第一开关元件SI的第二端连接所述第一运算放大器Ul的一输入端，所述第一开关元件SI的控制端连接所述第一运算放大器Ul输出端。所述第二开关元件S2的第一端连接所述电流镜单元的电流输出端，所述第二开关元件S2的第二端用于输出所述输出电流lout，所述第二开关元件S2的控制端连接所述第一运算放大器Ul输出端。通过上述电路，保证了当输入电压误差为O时，没有电流输出，得到零失调电压，即可以更精准的控制乘法器的失调电压。
[0142]所述第一差分电压转换电路用于基于接收到的电压信号以及一第一参考电压Vrefl生成一第一差分电压偏置所述第一差分输入级，本不例实施方式中以所述第一差分电压转换电路所接收到电压信号为一误差反馈电压Verror为例，当然，在其他示例实施方式中，所述第一差分电压转换电路所接收也可以为其他电压信号。具体而言，所述误差反馈电压Verror首先需要经过电压到差分电流的转换，例如，一种差分电流转换电路如图4中所示，图4中为了实现电压到差分电流的转换，使用了 PNP型BJT晶体管，使得输入的电压与第一基准电压Vrefl之间的电压差在第一电阻R2上产生差分电流。产生的差分电流再经过如图5中所示的一对BJT晶体管产生差分电压，从而得到反双曲正切函数。
[0143]所述第二差分电压转换电路用于基于接收到的电压信号以及一第二参考电压Vref2生成一第二差分电压偏置所述第二差分输入级，本不例实施方式中以所述第二差分电压转换电路所接收到电压信号为所述输入电压Vin为例，当然，在其他示例实施方式中，所述第二差分电压转换电路所接收也可以为其他电压信号。具体而言，所述输入电压Vin首先经过电压到差分电流的转换，再进行反双曲正切的转换。差分电流转换电路及反双曲正切电路与图4及图5中类似，此处不再赘述。此外，为了增加输入的所述输入电压Vin的范围，可以使用电压跟随器得到接近OV的最小输入电压Vin。
[0144]由于工艺限制，可能无法提供性能优良的PNP器件，而图4中差分电流转换电路只是实现了类似电平转换的功能，因此理论上也可以用NPN型BJT晶体管替代。因此本示例实施方式中还基于此对所述第一差分电压转换电路以及第二差分电压转换电路进行了改进，使得其可以利用NPN型BJT晶体管实现，从而极大扩展电路的使用范围。而且，不使用PNP器件还可以降低对工艺的要求。此外，NPN型器件具有较高的增益(Beta)，因此也可以在一定程度上减小误差。
[0145]参考图6中所示，所述第二差分电压转换电路可以包括一 MOSFET晶体管Ml、一第一 BJT晶体管对、一第二 BJT晶体管对、一第一电阻Rl以及一第一 MOSFET晶体管对。所述MOSFET晶体管Ml的栅极与漏极连接，所述MOSFET晶体管的源极连接所述电源电压Vcc。所述第一 BJT晶体管对包括两个NPN型第一 BJT晶体管Ql 1、Q12 ;两个所述第一 BJT晶体管的基极及集电极连接所述MOSFET晶体管的漏极，两个所述第一 BJT晶体管的发射极输出所述第二差分电压。所述第二 BJT晶体管对包括两个NPN型第二 BJT晶体管Q21、Q22 ;两个所述第二 BJT晶体管的基极分别对应接收相异的两电压信号，两个所述第二 BJT晶体管的集电极分别对应连接一所述第一 BJT晶体管的发射极。所述第一电阻Rl耦接于两个所述第二 BJT晶体管的发射极之间。所述第一 MOSFET晶体管对包括两个第一 MOSFET晶体管M1UM12 ;两个所述第一 MOSFET晶体管的栅极接收所述偏置电流，两个所述第一 MOSFET晶体管的源极接地，两个所述第一MOSFET晶体管的漏极分别对应连接一所述第二 BJT晶体管的发射极。
[0146]参考图7中所不，所述第一差分电压转换电路包括一第二 MOSFET晶体管对、一第三BJT晶体管对、一第二电阻R2、一第三MOSFET晶体管对、一第四MOSFET晶体管对、第四BJT晶体管对以及一 BJT晶体管Q50。所述第二 MOSFET晶体管对包括两个第二 MOSFET晶体管M21、M22 ;两个所述第二 MOSFET晶体管的栅极与漏极连接，两个所述第二 MOSFET晶体管源极连接所述电源电压Vcc。所述第三BJT晶体管对包括两个第三BJT晶体管Q31、Q32 ;两个所述第三BJT晶体管的基极分别对应接收相异的两电压信号，两个所述第三BJT晶体管的集电极分别对应连接一所述BJT晶体管的漏极。所述第二电阻R2耦接于两个所述第三BJT晶体管的发射极之间。所述第三MOSFET晶体管对包括两个第三MOSFET晶体管M31、M32 ;两个所述第三MOSFET晶体管的栅极接收所述偏置电流，两个所述第三MOSFET晶体管的源极接地，两个所述第三MOSFET晶体管的漏极分别对应连接一所述第三BJT晶体管的发射极。所述第四MOSFET晶体管对包括两个第四MOSFET晶体管M41、M42 ;两个所述第四MOSFET晶体管的栅极分别对应连接一所述第二 MOSFET晶体管的栅极，两个第四MOSFET晶体管源极连接所述电源电压Vcc。所述第四BJT晶体管对包括两个NPN型第四BJT晶体管Q4UQ42 ;两个所述第四BJT晶体管的基极分别对应连接一所述第四MOSFET晶体管的漏极，两个所述第四BJT晶体管的集电极输出所述第一差分电压。所述BJT晶体管Q50的基极与集电极连接并连接至所述第四BJT晶体管的发射极，所述BJT晶体管Q50的发射极接地，该BJT晶体管Q50可以提升直流工作电平。
[0147]所述偏置电流生成电路，用于基于一外部输入电压，例如一电压前馈电路提供的电压Vff生成一偏置电流偏置所述第一信号转换电路及第二信号转换电路，进而进行1/V2转换。本示例实施方式中，所述电压前馈电路用于保持并输出一输入电压的峰值电压至所述电压前馈电路。本示例实施方式中，所述输入电压来自于与一交流电源电压成比例的电压。参考图8中所示，本示例实施方式中的电压前馈电路主要包括一逻辑控制单元U2、一第三开关元件S3、一第四开关元件S4、一第五开关元件S3、一第一电容Cl以及一第二电容C2等等；本示例实施方式中，开关元件可以包括MOSFET开关、IGBT开关或者BJT开关中的一种或多种。其中:
[0148]所述第三开关元件S3的第一端连接一电源电压Vcc，所述电源电压Vcc至少高于所述输入电压Vin的峰值电压，所述第三开关元件S3的控制端响应一第一控制信号Φ1而导通所述第三开关元件S3。所述逻辑控制单元U2用于在所述输入电压Vin的峰值电压期间输出一第二控制信号Φ2以及在所述输入电压Vin的非峰值电压期间输出一第三控制信号Φ3，参考图10中所示，为所述逻辑控制单元U2输出的控制信号时序图，可以看出所述第二控制信号Φ2、第三控制信号Φ3以及下述的第四控制信号Φ4之间具有非交叠时间，从而避免干扰而产生噪声。所述第一电容Cl的第一端接地。所述第四开关元件S4的第一端连接所述第三开关元件S3第二端，所述第四开关元件S4的第二端连接所述第一电容Cl第二端，所述第四开关元件S4的控制端响应所述第二控制信号Φ2而导通所述第四开关元件S4。所述第五开关元件S3的第一端连接所述第一电容Cl第二端，所述第五开关元件S3的控制端响应所述第三控制信号Φ3而导通所述第五开关元件S3。所述第二电容C2的第一端接地，所述第二电容C2的第二端连接所述第五开关元件S3第二端。所述第一控制信号Φ1与所述第二控制信号Φ2同时开始提供，并在所述第一电容Cl第二端的电压大于所述输入电压Vin的峰值电压时停止提供第一控制信号。
[0149]上述电压前馈电路中，在所述输入电压Vin的峰值电压期间提供一第一控制信号Φ I及第二控制信号Φ2导通所述第三开关元件S3及第四开关元件S4，因此所述电源电压Vcc经由所述第三开关元件S3及第四开关元件S4为所述第一电容Cl充电；在所述第一电容Cl充电至所述输入电压Vin的峰值电压时，停止提供所述第一控制信号Φ 1，进而停止为所述第一电容Cl充电。在所述输入电压Vin的非峰值电压期间关断所述第四开关元件S4并提供一第三控制信号Φ3导通所述第五开关元件S3，所述第一电容Cl的第二端和第二电容C2的第二端连接，所述第一电容Cl存储的电荷在所述第一电容Cl和第二电容C2之间重新分布，因此所述输入电压Vin的峰值电压可以分享至所述第二电容C2的第二端，并且自所述第二电容C2第二端输出至乘法器。最终所述第二电容C2第二端输出的电压为:
[0150]Vff = (Vci X CI+Vc2 X C2) / (C1+C2) (I)
[0151]其中，Vei为所述第一电容Cl第二端在电荷再分布前的电压，Ve2为所述第二电容C2第二端在电荷再分布前的电压。
[0152]上述电压前馈电路中，如果输入电压Vin发生突变，由于是电荷在第一电容Cl和第二电容C2之间分享和再分布，因此可以使得第二电容C2第二端输出的电压Vff缓慢变化，从而有利于消除或减小输入电压Vin的瞬态波动所带来的不利影响。而经过若干个周期后即可以实现追踪和保持输入电压Vin的峰值电压的目的。此外，本示例实施方式中所述第一电容Cl与所述第二电容C2之间的电容比例可调，进而可以通过控制第一电容Cl与所述第二电容C2之间的电容比例而调整所述第二电容C2第二端输出的电压的变化率。
[0153]本示例实施方式中，所述逻辑控制单元U2还可以用于在所述输入电压Vin的非峰值电压期间输出一第四控制信号Φ4。参考图9中所示，本示例实施方式中所述电压前馈电路还可以包括一第四开关元件S4。所述第四开关元件S4的第一端连接所述第一电容Cl第二端，所述第四开关元件S4的第二端接地，所述第四开关元件S4的控制端响应所述第四控制信号Φ4而导通所述第四开关元件S4。在所述输入电压Vin的非峰值电压期间，所述第四控制信号Φ4导通所述第四开关元件S4，进而对所述第一电容Cl进行放电，防止当输入电压Vin有效值突然下降后，第一电容Cl第二端的电压仍维持在变化前的输入电压Vin的峰值电压。
[0154]继续参考图9中所示，本示例实施方式中所述电压前馈电路还可以包括一第一比较器U2。所述第一比较器U2的第一输入端连接一基准电压Vref，所述第一比较器U2的第二输入端连接所述输入电压Vin，所述第一比较器U2的输出端输出所述输入电压Vin与所述基准电压Vref的比较结果信号至所述逻辑控制单元U2，所述逻辑控制单元U2据此判断是否处于所述输入电压Vin的峰值电压期间。例如，若所述输入电压Vin大于所述基准电压Vref，则所述第一比较器U2的输出端输出一低电平信号，所述逻辑控制单元U2可以据此判断处于所述输入电压Vin的峰值电压期间；若所述输入电压Vin小于所述基准电压Vref，则所述第一比较器U2的输出端输出一高电平信号，所述逻辑控制单元U2据此判断处于所述输入电压Vin的非峰值电压期间。
[0155]继续参考图9中所示，本示例实施方式中所述电压前馈电路还可以包括一第二比较器U3(或一第二运算放大器)。所述第二比较器U3(或所述第二运算放大器)的第一输入端连接所述输入电压Vin，所述第二比较器U3 (或所述第二运算放大器)的第二输入端连接所述第三开关元件S3第一端，形成反馈电路。在所述第三开关元件S3导通，则所述第二比较器U3 (或所述第二运算放大器)的输出端则根据所述输入电压Vin和所述第一电容Cl第二端的电压的比较结果输出一比较结果信号至所述第三开关元件S3的控制端。例如，在所述第四开关元件S4导通的初始阶段，所述第一电容Cl第二端的电压为0，则所述第二比较器U3(或所述第二运算放大器)输出一高电平信号，该高电平信号即所述第一控制信号Φ I，从而导通所述第一开关器件，所述电源电压Vcc通过所述第一开关晶体管及第二开关晶体管对所述第一电容Cl充电。所述第一电容Cl第二端的电压跟随输入电压Vin的升高而升高，但所述第一电容Cl第二端的电压仍小于所述输入电压Vin的峰值电压，即所述第一电容Cl尚未充电完成，所述第二比较器U3(或所述第二运算放大器)仍输出一高电平信号(即所述第一控制信号Φ I)，从而保持所述第一开关器件导通。在所述第一电容Cl第二端的电压不小于所述输入电压Vin的峰值电压时，即所述输入电压Vin已经开始下降，所述第一电平充电完成；由于第一电容Cl没有放电通路，因此保持为所述输入电压Vin的峰值电压，所述第二比较器U3 (或所述第二运算放大器)输出一低电平信号，该低电平信号关断所述第一开关器件，从而停止为所述第一电容Cl充电。虽然第三开关元件S3处于关断状态，但第二比较器U3(或所述第二运算放大器)和第三开关元件S3之间的回路维持导通，避免出现当第三开关元件S3再次开启时，第三开关元件S3对第一电容Cl突然充电，导致电压过冲。此外，如图9中所示，所述电压前馈电路还可以包括一第三电阻R3，第三电阻R3耦接于所述第三开关元件S3第二端和所述第一电容Cl第二端之间，从而起限流作用。
[0156]进一步的，本示例实施方式中的电压前馈电路形成于一集成电路模块，进而所述第一电容Cl及第二电容C2可以采用片内电容实现。因为片内电容要远小于外部电容，且交流信号的周期较长(50Hz对应20ms)，若使用片内电容替代外部电容，则需要解决片内电容上电压保持时间的问题，即需要考虑漏电流的影响，这一点在高温时会尤其严重。本示例实施方式中，由于主要的漏电流是与第一电容Cl及第二电容C2相连的反偏PN结漏电流。因此继续参考图9中所示，本示例实施方式中的电压前馈电路还引入了一第一反偏PN结Dl及一第二反偏PN结D2以平衡总的漏电流。所述第一反偏PN结Dl耦接于所述电源电压Vcc和所述第一电容Cl第二端之间；所述第二反偏PN结D2耦接于所述电源电压Vcc和所述第二电容C2第二端之间。所述第一反偏PN结Dl及所述第二反偏PN结D2正常工作状态下均不导通且处于反偏状态，而漏电流会通过所述第一反偏PN结Dl及所述第二反偏PN结D2从电源电压Vcc流入所述第一电容Cl及第二电容C2。该漏电流则可以补偿从第一电容Cl以及第二电容C2流出的漏电流。
[0157]本示例实施方式中采用两个片内电容实现输入电压Vin的峰值电压的保持与输出，而没有使用外部电阻，因此可以消除电容的纹波，避免在电容和电阻取值上折中选择。而且，本示例实施方式中通过设置漏电流补偿机制，平衡总的漏电流，增加了片内电容上电压的维持时间。片内电容输出的电压在维持时间内近似保持不变，有利于稳定乘法器的输出，减小THD (失真)，提高功率因数校正效果。
[0158]本示例实施方式中，所述偏置电流生成电路可以如图11中所示，乘法器整体电路如图12中所示。其中MOSFET晶体管MO输出的偏置电流为:
[0159]IBias = Vff/R0 (3)
[0160]以图6中的第二差分电压转换电路为例，其中第一晶体管Qll发射极的电流为:
[0161]IBias+(Vin-Vref 2)/Rl (4)
[0162]第一晶体管Q12发射极的电流为:
[0163]IBias-(Vin-Vref 2)/Rl (5)
[0164]因此，图4中差分电压转换电路输出的差分电压为:
[0165]2 X Vt X tanh 1 (Vin-Vref2) / (R1 X IBias) (6)
[0166]将上述偏置电流生成电路产生的偏置电流代入公式(6)可得:
[0167]2 X Vt X tanh 1 (Vin-Vref2) X RO/ (R1 X Vff) (7)
[0168]图吉尔伯特乘法器电路的输出为:
[0169]lout = IEEXtanh(Vl/2Vt) X tanh (V2/2Vt) (8)
[0170]其中Iee为尾电流值，VI，V2为两对输入电压，1ut为输出电流。
[0171]将(7)代入⑶可得:
[0172]lout = IeeX (Vinl-Vrefl) X (Vin2-Vref2)/Vff2 (9)
[0173]式(9)说明电路含有Ι/Vff2项，即实现了电压前馈的功能。
[0174]本示例实施方式中还提供了一种功率因数校正电路。该功率因数校正电路包括本示例实施方式中所提供的任意一种乘法器。所述功率因数校正电路可以形成于一集成电路模块，所述第一电容Cl以及第二电容C2为片内电容。关于本示例实施方式中的功率因数校正电路，其中乘法器的具体实现方式及技术效果已经进行了详细描述，此处将不做详细阐述说明。
[0175]综上所述，本公开示例实施方式中的乘法器中，通过设置反馈控制单元，利用反馈控制单元提供反馈控制，提高了乘法器输出电流精度，保证了当输入电压误差为O时，没有电流输出，即更精准的控制乘法器的失调电压。此外本公开示例实施方式中的乘法器中，由于没有使用PNP晶体管，因此可以降低对工艺的要求，扩展了电路应用范围。而且本公开示例实施方式中的电压前馈电路中，通过设置第一电容和第二电容实现了输入电压的峰值电压的保持，因此无需考虑现有技术中外部电阻和外部电容取值的折中选择。而且，由于输入电压的峰值电压的保持是基于所述第一电容和第二电容之间电荷的分享和重新分布实现，因此可以使得输出电压缓慢变化，有利于滤除输入电压的瞬态波动；同时通过设置不同的第一电容和第二电容比例，可以改变输出电压的变化斜率。第一电容和第二电容可以利用片内电容实现，因此可以节约系统成本。此外，本示例实施方式中通过设置漏电流补偿机制，增加了内部电容上电压的维持时间，使得输出电压在维持时间内近似保持不变，有利于稳定乘法器。
[0176] 本公开已由上述相关实施例加以描述，然而上述实施例仅为实施本公开的范例。必需指出的是，已揭露的实施例并未限制本公开的范围。相反地，在不脱离本公开的精神和范围内所作的更动与润饰，均属本公开的专利保护范围。
【主权项】
1.一种乘法器，其特征在于，包括: 一吉尔伯特乘法器电路，包括第一、第二差分输入级以及一输出级；所述输出级输出由所述第一、第二差分输入级的输入运算得到的输出电流； 一第一差分电压转换电路，用于基于接收到的电压信号以及一第一参考电压生成一第一差分电压偏置所述第一差分输入级； 一第二差分电压转换电路，用于基于接收到的电压信号以及一第二参考电压生成一第二差分电压偏置所述第二差分输入级； 一偏置电流生成电路，用于生成一偏置电流偏置所述第一信号转换电路及第二信号转换电路； 其中，所述输出级包括: 一电流镜单元，包括两电流输入端以及一电流输出端； 一反馈控制单元，用于保证在所述乘法器接收到的电压信号差为零时，所述电流输出端没有电流输出。2.根据权利要求1所述的乘法器，其特征在于，所述电流镜单元由P型MOSFET晶体管组成。3.根据权利要求1所述的乘法器，其特征在于，所述反馈控制单元包括: 一第一运算放大器，其两输入端分别对应连接所述电流镜单元的电流输入端； 一第一开关元件，其第一端连接所述电流镜单元的电流输出端，第二端连接所述第一运算放大器的一输入端，其控制端连接所述第一运算放大器输出端； 一第二开关元件，其第一端连接所述电流镜单元的电流输出端，第二端用于输出所述输出电流，其控制端连接所述第一运算放大器输出端。4.根据权利要求1-3任意一项所述的乘法器，其特征在于，所述第二差分电压转换电路包括: 一 MOSFET晶体管，其栅极与漏极连接，源极连接所述电源电压； 一第一 BJT晶体管对，包括两个NPN型第一 BJT晶体管；两个所述第一 BJT晶体管的基极及集电极连接所述MOSFET晶体管的漏极，发射极输出所述第二差分电压； 一第二 BJT晶体管对，包括两个NPN型第二 BJT晶体管；两个所述第二 BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第一 BJT晶体管的发射极； 一第一电阻，耦接于两个所述第二 BJT晶体管的发射极之间； 一第一 MOSFET晶体管对，包括两个第一 MOSFET晶体管；两个所述第一 MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第二 BJT晶体管的发射极。5.根据权利要求4所述的乘法器，其特征在于，一所述第二BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第二参考电压。6.根据权利要求1-3任意一项任意一项所述的乘法器，其特征在于，所述第一差分电压转换电路包括: 一第二 MOSFET晶体管对，包括两个第二 MOSFET晶体管；两个所述第二 MOSFET晶体管的栅极与漏极连接，源极连接所述电源电压； 一第三BJT晶体管对，包括两个第三BJT晶体管；两个所述第三BJT晶体管的基极分别对应接收相异的两电压信号，集电极分别对应连接一所述第二 MOSFET晶体管的漏极； 一第二电阻，耦接于两个所述第三BJT晶体管的发射极之间； 一第三MOSFET晶体管对，包括两个第三MOSFET晶体管；两个所述第三MOSFET晶体管的栅极接收所述偏置电流，源极接地，漏极分别对应连接一所述第三BJT晶体管的发射极；一第四MOSFET晶体管对，包括两个第四MOSFET晶体管；两个所述第四MOSFET晶体管的栅极分别对应连接一所述第二 MOSFET晶体管的栅极，源极连接所述电源电压； 一第四BJT晶体管对，包括两个NPN型第四BJT晶体管；两个所述第四BJT晶体管的基极分别对应连接一所述第四MOSFET晶体管的漏极，集电极输出所述第一差分电压； 一BJT晶体管，其基极与集电极连接并连接至所述第四BJT晶体管的发射极，其发射极接地。7.根据权利要求6所述的乘法器，其特征在于，一所述第三BJT晶体管的基极接收所述输入电压或一误差反馈电压，另一 BJT晶体管的基极接收所述第一参考电压。8.根据权利要求1_3、5或7任意一项所述的乘法器，其特征在于，所述乘法器还包括: 一电压前馈电路；所述偏置电流生成电路基于所述电压前馈电路提供的电压生成所述偏置电流。9.一种功率因数校正电路，其特征在于，包括根据权利要求1-8任意一项所述的乘法器。10.根据权利要求9所述的功率因数校正电路，其特征在于，所述功率因数校正电路形成于一集成电路模块。
【文档编号】H03K19/0944GK105991127SQ201510041339
【公开日】2016年10月5日
【申请日】2015年1月27日
【发明人】尹小平, 游剑
【申请人】意瑞半导体（上海）有限公司