低噪声放大器及射频终端的制作方法

文档序号:10660299
低噪声放大器及射频终端的制作方法
【专利摘要】一种低噪声放大器及射频终端,低噪声放大器包括:第一NMOS晶体管,其栅极直接或者间接地耦接低噪声放大器的输入端,其源极直接或者间接地接地;第一PMOS晶体管,其源极耦接电源,其栅极耦接第一NMOS晶体管的漏极,其漏极经由第一电感耦接第一NMOS晶体管的漏极,其漏极直接或者间接地耦接低噪声放大器的输出端;第一电容,其第一端耦接第一NMOS晶体管的漏极,其第二端耦接第一PMOS晶体管的栅极;第二电感,其第一端耦接第一PMOS晶体管的栅极,其第二端接地。本专利方案可以改善低噪声放大器的输出与输入之间的线性关系,并有利于低电压应用,同时可以改善级间匹配特性,具有较优的噪声性能。
【专利说明】
低噪声放大器及射频终端
技术领域
[0001]本发明涉及射频放大器设计技术,特别涉及一种低噪声放大器及射频终端。
【背景技术】
[0002]射频收发机被广泛地运用在车辆监控、遥控、遥测、小型无线网络、无线抄表、门禁系统、小区传呼、工业数据采集系统、无线标签、小型无线数据终端、安全防火系统、无线遥控系统、生物信号采集、水文气象监控、数据通信、数字音频以及数字图像传输等诸多领域中。在以射频收发机为例的射频终端中,低噪声放大器(Low Noise Amplifier,LNA)是一般为终端设备中的第一级电路,其功能为在产生尽可能低的噪声的前提下对射频信号进行放大,以降低噪声对其后端的各级电路产生影响。
[0003]现有技术对低噪声放大器的需求向着低功耗低电压的标准逐步迈进。图1是一种现有的低噪声放大器的电路图。图1所示的低噪声放大器是典型的共源共栅结构的低噪声放大器,可以包括NMOS晶体管Min和Mo,还可以包括外围电路电阻Rl和R2,电感Lg、Ls和Lo以及交流耦合电容Cin和Co,其中,NMOS晶体管Min和Mo直接耦合,典型的共源共栅低噪声放大器的功耗较大,不适用于低功耗应用。图2是另一种现有的低噪声放大器的电路图。如图2所示的电流复用型低噪声放大器可以包括经由电感LI耦合的匪OS晶体管Min和Mo,还可以包括外围电路Lg、Ls和Lo,用于调节静态工作点的电阻Rl和R2,电容Cl和Cgnd,以及交流耦合电容Cin和Co。相比于图1所示的低噪声放大器,图2所示的电流复用型低噪声放大器可以提高放大器的电流利用效率,在功耗相同时,增加了一级增益,使得电流复用型低噪声放大器可以适用于低功耗应用,但是由于其层叠的晶体管结构需要较高电压裕量,因此,无法满足低电压应用。图3是又一种现有的低噪声放大器的电路图。如图3所示的低噪声放大器可以包括PMOS晶体管Mp和匪OS晶体管Mn,级间匹配电路Ri和Ci,级间耦合电感Liso和Lo和电容Vgnd,外围电路电感Lg,Ls,电容Ce,以及交流耦合电容Cin和Co。尽管图3所示的低噪声放大器亦采用层叠的晶体管结构,但是相比于图1和图2所示的低噪声放大器,仍然具有较低的功耗并且需要较低的供电电压,因此受到了广泛地应用。然而,图3所示的低噪声放大器的输出与输入之间的线性关系较差,使得其输出的射频信号具有幅度较大的非线性分量以及高频谐波。
[0004]因此,现有技术中的低噪声放大器面临着输出与输入之间的线性关系较差的问题。

【发明内容】

[0005]本发明解决的技术问题是如何改善现有技术的低噪声放大器的输出与输入之间的线性关系。
[0006]为解决上述技术问题,本发明实施例提供一种低噪声放大器,包括:第一NMOS晶体管,所述第一NMOS晶体管的栅极直接或者间接地耦接所述低噪声放大器的输入端,所述第一匪OS晶体管的源极直接或者间接地接地;第一 PMOS晶体管,所述第一 PMOS晶体管的源极耦接电源,所述第一 PMOS晶体管的栅极耦接所述第一 WOS晶体管的漏极,所述第一 PMOS晶体管的漏极经由第一电感耦接所述第一 NM0S晶体管的漏极,所述第一 PM0S晶体管的漏极直接或者间接地耦接所述低噪声放大器的输出端;第一电容,所述第一电容的第一端耦接所述第一 NM0S晶体管的漏极,所述第一电容的第二端耦接所述第一 PMOS晶体管的栅极;第二电感,所述第二电感的第一端耦接所述第一 PMOS晶体管的栅极,所述第二电感的第二端接地。
[0007]可选地,所述第一电容、所述第二电感、所述第一电感、所述第一 PM0S晶体管的栅漏电容和所述第一 PM0S晶体管的栅源电容形成陷波滤波器,用于隔离所述低噪声放大器的工作频率。[〇〇〇8] 可选地,所述低噪声放大器还包括:第一体偏置电路,所述第一体偏置电路的第一端耦接所述第一 NM0S晶体管的体电极,所述第一体偏置电路的第二端耦接电源,所述第一体偏置电路适于调节所述第一 NM0S晶体管的源极与体电极之间的电压;第二体偏置电路, 所述第二体偏置电路的第一端耦接所述第一 PM0S晶体管的体电极,所述第二体偏置电路的第二端耦接地,所述第二体偏置电路适于调节所述第一 PM0S晶体管的源极与体电极之间的电压。
[0009]可选地,所述第一体偏置电路包括:第二NM0S晶体管,所述第二匪0S晶体管的栅极耦接所述第二NM0S晶体管的漏极,并耦接所述第一体偏置电路的第一端,所述第二NM0S晶体管的源极耦接所述第一体偏置电路的第二端。
[0010]可选地,所述低噪声放大器还包括:第二电容,所述第二电容耦接于所述第一 NM0S 晶体管的源极和体电极之间。
[0011]可选地,所述第二体偏置电路包括:第二PM0S晶体管,所述第二PM0S晶体管的栅极耦接所述第二PM0S晶体管的漏极,并耦接所述第二体偏置电路的第一端,所述第二PM0S晶体管的源极耦接所述第二体偏置电路的第二端。
[0012]可选地,所述低噪声放大器还包括:第三电容,所述第三电容耦接于所述第一 PM0S 晶体管的源极和体电极之间。
[0013]可选地,所述低噪声放大器还包括:第三电感,所述第三电感耦接于所述第一 NM0S 晶体管的源极与地之间。
[0014]可选地,所述低噪声放大器还包括:第四电感,所述第四电感耦接于所述第一 NM0S 晶体管的栅极与电源之间。
[0015]可选地,所述低噪声放大器还包括:第四电容,所述第四电容耦接于所述第一 NM0S 晶体管的栅极与源极之间。
[0016]可选地,所述低噪声放大器还包括:第五电感,所述第五电感的第一端耦接所述第一 PM0S晶体管的漏极,所述第五电感的第二端经由第五电容耦接所述低噪声放大器的输出端;第六电容,所述第六电容的第一端耦接所述第一 NM0S晶体管的栅极,所述第六电容的第二端耦接所述低噪声放大器的输入端。
[0017]为解决以上所述技术问题,本发明实施例还提供一种射频终端,包括以上所述的低噪声放大器。
[0018]与现有技术相比,本发明实施例的技术方案具有以下有益效果:
[0019]本发明实施例提供的低噪声放大器可以包括:第一匪0S晶体管、第一 PM0S晶体管、第一电感、第二电感以及第一电容,其中,所述第一电容、第二电感、第一电感、所述第一PMOS晶体管的栅漏电容、所述第一 PMOS晶体管的栅源电容可以形成隔离本实施例低噪声放大器的工作频率的陷波滤波器;本实施例中,低噪声放大器的射频输入信号经过所述第一NMOS晶体管的放大而输出的信号中包含的分量可以包括:具有所述工作频率的基波信号和谐波及交调信号较为丰富的非线性分量;对于所述陷波滤波器,所述非线性分量具有较大的幅频特性,可以使得所述非线性分量的主要部分直接传输至所述第一 PMOS晶体管的漏极,即低噪声放大器的输出端,而所述陷波滤波器却可以很好地阻隔所述基波信号通过,使得所述基波信号可以经由所述第一电容传输至所述第一 PMOS晶体管的栅极而被所述第一PMOS晶体管放大并输出至低噪声放大器的输出端。因此,经过第一级放大的射频输入信号在被第二级放大时,其所述基波信号被放大,而所述非线性分量未被放大,可以使得在低噪声放大器的输出端得到幅度更小的非线性分量,以改善本实施例低噪声放大器的输出与输入之间的线性关系。进一步而言,所述第一匪OS晶体管和所述第一PMOS晶体管之间设置的级间匹配电路采用了所述第一电容与所述第二电感,相比于现有技术中的电阻和电容只能通过电容的调节谐振点,本实施例可以通过调节电容与电感的谐振点,具有更大的灵活性,以使得本实施例的低噪声放大器可以更好地改善级间匹配特性。
[0020]进一步而言,本实施例通过设置第一体偏置电路和第二体偏置电路,所述第一体偏置电路适于调节所述第一 NMOS晶体管的源极与体电极之间的电压,所述第二体偏置电路适于调节所述第一 PMOS晶体管的源极与体电极之间的电压,以降低所述第一 NMOS晶体管和第一 PMOS晶体管的体偏置漏电流,以改善低噪声放大器的噪声性能,并有利于进一步降低低噪声放大器的供电电压,使其更加适用于低电压应用。此外,本实施例还包括有第二电容和第三电容,以分别作为所述第一NMOS晶体管和第一PMOS晶体管的源体电容,形成交流耦合电路通道以改善射频体偏置性能。
【附图说明】
[0021]图1是一种现有的低噪声放大器的电路图。
[0022]图2是另一种现有的低噪声放大器的电路图。
[0023]图3是又一种现有的低噪声放大器的电路图。
[0024]图4是图3所示的低噪声放大器中节点A至节点B的小信号模型示意图。
[0025]图5是本发明实施例一种低噪声放大器的电路图。
[0026]图6是本发明实施例另一种低噪声放大器的电路图。
[0027]图7是本发明实施例低噪声放大器中节点A至节点B的小信号模型示意图。
[0028]图8是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器中的级间隔离传递函数的幅频特性的仿真图。
[0029]图9是本发明实施例低噪声放大器的性能仿真图。
[0030]图10是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器的正向增益S21的对比仿真图。
[0031]图11是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器的三阶交调点的对比仿真图。
[0032]图12是本发明实施例低噪声放大器在供电电压变化时的性能参数仿真图。【具体实施方式】
[0033]如【背景技术】部分所述,现有技术的射频终端对低噪声放大器的需求向着低功耗低电压的标准迈进,低噪声放大器由典型的共源共栅结构的低噪声放大器,进一步发展至电流复用型低噪声放大器,而后出现一种如图3所示的低噪声放大器,放大元件为PM0S晶体管 Mp和NM0S晶体管Mn,具有较低的功耗,且需要较低的供电电压,然而,仍然存在有输出与输入之间的线性关系较差的技术问题。
[0034]本申请发明人对现有技术进行了分析。图4是图3所示的低噪声放大器中节点A至节点B的小信号模型示意图。如图3和4所示,节点A连接匪0S晶体管Mn的输出端,节点B连接 PM0S晶体管Mp的输出端。图3所示的低噪声放大器的输入端所输入的射频输入信号RFin经过所述NM0S晶体管Mn的放大而输出的信号中包含的分量可以包括:具有所述工作频率的基波信号,以及谐波及交调信号较为丰富的非线性分量NL。参照图4,由于电感Liso的阻交流特性,以及电容Ci的通交流特性,使得所述非线性分量NL中的主要部分经由图中的主通路 Main_NonPath,即经由电容Ci耦合至电阻Ri和PM0S晶体管Mp的输入端(即栅极),其次要部分经由图中的副通路Sub_NonPath经由电感Liso和电容Cgndf禹合至地,贝lj非线性分量NL的主要部分将与射频输入信号RFin的基波信号被PM0S晶体管放大,并耦合至节点B,即PM0S晶体管Mp的输出端,也即图3所示的低噪声放大器的输出端,因此,被进一步放大的非线性分量NL的主要部分使得所述低噪声放大器的输出端所输出的射频输出信号RFout的非线性分量NL幅度较大。
[0035]根据以上分析可知,所述图3所示的低噪声放大器的输出端所属出的射频输出信号RFout的非线性分量NL幅度较大,使得其输出与输入之间的线性关系较差。
[0036]针对以上技术问题,本发明实施例提出一种低噪声放大器,在所述低噪声放大器中,针对其输入端所输入的射频输入信号的基波信号的工作频率设置陷波滤波器,使得本实施例低噪声放大器中,所述射频输入信号被第一级放大后得到的非线性分量的主要部分不会进一步被放大,而仅有所述射频输入信号被第一级放大后的基波信号被放大,以降低本实施例低噪声放大器的输出端输出的射频输出信号的非线性分量的幅度,从而改善低噪声放大器的输出与输入之间的线性关系。
[0037]为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
[0038]图5是本发明实施例一种低噪声放大器的电路图。[0〇39] 如图5所不,本发明实施例公开的低噪声放大器可以包括:第一NM0S晶体管MN1、第一 PM0S晶体管MP1、第一电感L1、第二电感L2以及第一电容C1。
[0040]所述第一匪0S晶体管MN1的栅极可以直接或者间接地耦接所述低噪声放大器的输入端,所述第一 NM0S晶体管MN1的源极直接或者间接地接地。[0041 ]所述第一 PM0S晶体管MP1的源极耦接电源Vdd,所述第一 PM0S晶体管MP1的栅极耦接所述第一 NM0S晶体管丽1的漏极,所述第一 PM0S晶体管MP1的漏极经由第一电感L1耦接所述第一 NM0S晶体管MN1的漏极,所述第一 PM0S晶体管MP1的漏极直接或者间接地耦接所述低噪声放大器的输出端。[〇〇42]所述第一电容C1的第一端耦接所述第一匪0S晶体管MN1的漏极,所述第一电容C1的第二端耦接所述第一 PMOS晶体管MPl的栅极。
[0043]所述第二电感L2的第一端耦接所述第一PMOS晶体管MPl的栅极,所述第二电感L2
的第二端接地。
[0044]其中,所述第一电容Cl、所述第二电感L2、所述第一电感L1、所述第一PMOS晶体管MPl的栅漏电容、所述第一 PMOS晶体管MPl的栅源电容形成隔离所述低噪声放大器的工作频率的陷波滤波器。在本实施例低噪声放大器中,所述第一NMOS晶体管MNl为第一级放大元件,所述第一 PMOS晶体管MPl为第二级放大元件,在所述第一 NMOS晶体管MNl的漏极与所述第一 PMOS晶体管MPl的栅极之间,所述陷波滤波器使得低噪声放大器所输入的射频输入信号RFin的基波信号在级间形成射频隔离。由此,本实施例可以通过调节以上所述的各个参数的电容和/或电感的参数,对所述陷波滤波器的滤波特性进行适应性调整,以满足所述低噪声放大器所输入的射频输入信号RFin的工作频率。
[0045]图6是本发明实施例另一种低噪声放大器的电路图。下面结合图6对本发明实施例的低噪声放大器的【具体实施方式】进行详细说明。
[0046]本发明实施例低噪声放大器还可以包括第一体偏置电路(图未示)和第二体偏置电路(图未示)。
[0047]其中,所述第一体偏置电路的第一端耦接所述第一NMOS晶体管MNl的体电极,所述第一体偏置电路的第二端耦接电源Vdd,所述第一体偏置电路适于调节所述第一 NMOS晶体管MN I的源极与体电极之间的电压。所述第二体偏置电路的第一端耦接所述第一 PMOS晶体管MPl的体电极,所述第二体偏置电路的第二端耦接地,所述第二体偏置电路适于调节所述第一 PMO S晶体管MPI的源极与体电极之间的电压。
[0048]根据MOS晶体管的体效应,所述第一体偏置电路通过调节所述第一匪OS晶体管MNl的源极与体电极之间的电压,具体地,所述第一 NMOS晶体管MNl的源极电压低于其体电极电压,可以降低所述第一NMOS晶体管MNl的体偏置漏电流,同时也可以降低所述第一匪OS晶体管MNl的阈值电压;同理,所述第二体偏置电路通过调节所述第一PMOS晶体管MPl的源极与体电极之间的电压,具体地,所述第一 PMOS晶体管MPl的源极电压低于其体电极电压,可以降低所述第一 PMOS晶体管MPl的体偏置漏电流,同时也可以降低所述第一 PMOS晶体管MPl的阈值电压。因此,所述第一体偏置电路和第二体偏置电路可以改善本实施例低噪声放大器的噪声性能,还可以使得本实施例的低噪声放大器更加适用于低电压应用。
[0049]在具体实施中,所述第一体偏置电路可以包括第二NMOS晶体管MN2,所述第二NMOS晶体管MN2的栅极耦接所述第二 NMOS晶体管MN2的漏极,并耦接所述第一体偏置电路的第一端,所述第二 NMOS晶体管MN2的源极耦接所述第一体偏置电路的第二端。
[0050]在具体实施中,所述第二体偏置电路可以包括第二PMOS晶体管MP2,所述第二PMOS晶体管MP2的栅极耦接所述第二 PMOS晶体管MP2的漏极,并耦接所述第二体偏置电路的第一端,所述第二 PMOS晶体管MP2的源极耦接所述第二体偏置电路的第二端。
[0051]需要说明的是,所述第一体偏置电路可以包括第二NMOS晶体管MN2,所述第二体偏置电路可以包括第二PMOS晶体管MP2,其中,所述第二NMOS晶体管丽2和所述第二PMOS晶体管MP2均可以等效为二极管,但本实施例不进行特殊限制。所述第一体偏置电路和/或所述第二体偏置电路还可以为其他任何可以调节其源极与体电极之间的电压的电路或者电路的组合,例如可以采用二级管。
[0052]本发明实施例还可以包括第二电容C2和第三电容C3,其中,所述第二电容C2耦接于所述第一NM0S晶体管MN1的源极和体电极之间。所述第三电容C3耦接于所述第一PM0S晶体管MP1的源极和体电极之间。[〇〇53]在所述第一体偏置电路和第二体偏置电路的基础上,所述第二电容C2和第三电容 C3作为所述M0S晶体管的源体电容,适于提供交流耦合通路以改善射频电路中的体偏置性能。[〇〇54]本发明实施例低噪声放大器还可以包括第三电感L3,其中,所述第三电感L3耦接于所述第一 NM0S晶体管MN1的源极与地之间。
[0055]此外,本发明实施例还可以包括第四电感L4,所述第四电感L4耦接于所述第一 NM0S晶体管丽1的栅极与电源Vdd之间。
[0056]本发明实施例还可以包括第四电容C4,所述第四电容C4耦接于所述第一 NM0S晶体管MN1的栅极与源极之间。[〇〇57] 其中,所述第三电感L3、第四电感L4和第四电容C4适于调节本实施例低噪声放大器的输入阻抗特性。并且,在具体实施中,如本领域技术人员所熟知的,根据不同的电路匹配需求,可以对所述第三电感L3、第四电感L4和第四电容C4进行对应地调整,本实施例不进行特殊限制。[〇〇58]本发明实施例低噪声放大器还可以包括第五电感L5,所述第五电感L5的第一端耦接所述第一 PM0S晶体管MP1的漏极,所述第五电感L5的第二端经由第五电容C5耦接所述低噪声放大器的输出端。
[0059]本发明实施例低噪声放大器还可以包括第六电容C6,所述第六电容C6的第一端親接所述第一 NM0S晶体管MN1的栅极,所述第六电容C6的第二端耦接所述低噪声放大器的输入端。
[0060]图7是本发明实施例低噪声放大器中节点A至节点B的小信号模型示意图。
[0061]图8是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器中的级间隔离传递函数的幅频特性的仿真图。[0062 ]共同结合图6、图7和图8所示,节点A连接第一NM0S晶体管MN1的输出端,节点B连接第一 PM0S晶体管MP1的输出端。本发明实施例低噪声放大器的输入端所输入的射频输入信号RFin经过所述第一 NM0S晶体管MN1的放大而输出的信号中包含的分量可以包括:具有所述工作频率的基波信号,以及谐波及交调信号较为丰富的非线性分量NL。[〇〇63]以所述射频输入信号RFin的工作频率约为9GHz为例,相比图3所示的一种现有的低噪声放大器的级间隔离传递函数,本发明实施例低噪声放大器中的级间隔离传递函数的幅频特性表示出:所述陷波滤波器只隔离所述射频输入信号RFin的基波成分,却可以使得所述非线性分量NL可以很好地通过。因此,在所述陷波滤波器的作用下,所述非线性分量NL 中的主要部分经由图中的主通路Main_NonPath耦合至节点B,即第一PM0S晶体管MP1的输出端;而所述非线性分量NL的次要部分和射频输入信号RFin的基波成分经由第一电容C1耦合至第一PM0S晶体管MP1的输入端被其放大,而后输出至节点B,即第一PM0S晶体管MP1的输出端。总体而言,本实施例低噪声放大器输出端的非线性分量NL的幅度较小,从而改善了低噪声放大器的输出与输入之间的线性关系。
[0064]图9是本发明实施例低噪声放大器的性能仿真图。
[0065]如图9所示的仿真结果表示出,本发明实施例的低噪声放大器在以所述射频输入信号RFin的工作频率约为9GHz时,表示低噪声放大器性能的指标为:正向增益S21 = 14.1dB,噪声系数NF = 3.5dB,反相隔离度S12 = -46dB。输入反射参数Sll = -25dB,输出反射参数S22 = -29dB,均小于-10dB。可以看出,本发明实施例的低噪声放大器在增益、噪声等方面具有较为优异的性能。[〇〇66]图10是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器的正向增益 S21的对比仿真图。
[0067]如图10所示的仿真结果可以看出,在噪声系数NF相近的情况下,本发明实施例低噪声放大器相比图3所示的现有的低噪声放大器,正向增益S21增加了 3dB。[〇〇68] 进一步而言,所述第一 NM0S晶体管丽1和所述第一 PM0S晶体管MP1之间设置的级间匹配电路采用了所述第一电容C1与所述第二电感L2,相比于现有技术中的电阻和电容只能通过电容的调节谐振点,本实施例可以通过调节电容与电感的谐振点,具有更大的灵活性, 以使得本实施例的低噪声放大器可以更好地改善级间匹配特性。
[0069]图11是图3所示的现有的低噪声放大器和本发明实施例低噪声放大器的三阶交调点的对比仿真图。
[0070]如图11所示的仿真结果可以看出,本发明实施例低噪声放大器相比图3所示的现有的低噪声放大器,输入三阶交调点改善了约4dB,可以看出,本发明实施例低噪声放大器采用陷波滤波器,改善了其输出与输入之间的线性关系,使得其输出端输出的非线性误差分量幅度较小。
[0071]图12是本发明实施例低噪声放大器在供电电压变化时的性能参数仿真图。
[0072]如图12所示的仿真结果可以看出,本发明实施例低噪声放大器的供电电压Vdd在 ±10%的范围内变化时,低噪声放大器的正向增益S21、反相隔离度S12、输入反射参数S11、 输出反射参数S22、源漏电流Ids及噪声系数NF的浮动范围可以说明本发明实施例低噪声放大器整体性能稳定。
[0073]本发明实施例还公开一种射频终端,包括本发明实施例中所述的低噪声放大器。
[0074]虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种低噪声放大器,其特征在于,包括: 第一 NMOS晶体管,所述第一匪OS晶体管的栅极直接或者间接地耦接所述低噪声放大器的输入端,所述第一 NMOS晶体管的源极直接或者间接地接地; 第一PMOS晶体管,所述第一PMOS晶体管的源极耦接电源,所述第一PMOS晶体管的栅极耦接所述第一 NMOS晶体管的漏极,所述第一 PMOS晶体管的漏极经由第一电感耦接所述第一NMOS晶体管的漏极,所述第一 PMOS晶体管的漏极直接或者间接地耦接所述低噪声放大器的输出端; 第一电容,所述第一电容的第一端親接所述第一匪OS晶体管的漏极,所述第一电容的第二端耦接所述第一 PMOS晶体管的栅极; 第二电感,所述第二电感的第一端耦接所述第一 PMOS晶体管的栅极,所述第二电感的第二端接地。2.根据权利要求1所述的低噪声放大器,其特征在于,所述第一电容、所述第二电感、所述第一电感、所述第一 PMOS晶体管的栅漏电容和所述第一 PMOS晶体管的栅源电容形成陷波滤波器,用于隔离所述低噪声放大器的工作频率。3.根据权利要求1所述的低噪声放大器,其特征在于,还包括: 第一体偏置电路,所述第一体偏置电路的第一端耦接所述第一 NMOS晶体管的体电极,所述第一体偏置电路的第二端耦接电源,所述第一体偏置电路适于调节所述第一 NMOS晶体管的源极与体电极之间的电压; 第二体偏置电路,所述第二体偏置电路的第一端耦接所述第一 PMOS晶体管的体电极,所述第二体偏置电路的第二端耦接地,所述第二体偏置电路适于调节所述第一 PMOS晶体管的源极与体电极之间的电压。4.根据权利要求3所述的低噪声放大器,其特征在于,所述第一体偏置电路包括:第二WOS晶体管,所述第二 NMOS晶体管的栅极耦接所述第二匪OS晶体管的漏极,并耦接所述第一体偏置电路的第一端,所述第二 NMOS晶体管的源极耦接所述第一体偏置电路的第二端。5.根据权利要求4所述的低噪声放大器,其特征在于,还包括:第二电容,所述第二电容耦接于所述第一 NMOS晶体管的源极和体电极之间。6.根据权利要求3所述的低噪声放大器,其特征在于,所述第二体偏置电路包括:第二PMOS晶体管,所述第二 PMOS晶体管的栅极耦接所述第二 PMOS晶体管的漏极,并耦接所述第二体偏置电路的第一端,所述第二 PMOS晶体管的源极耦接所述第二体偏置电路的第二端。7.根据权利要求6所述的低噪声放大器,其特征在于,还包括:第三电容,所述第三电容耦接于所述第一 PMOS晶体管的源极和体电极之间。8.根据权利要求1至7任一项所述的低噪声放大器,其特征在于,还包括:第三电感,所述第三电感耦接于所述第一 NMOS晶体管的源极与地之间。9.根据权利要求1至7任一项所述的低噪声放大器,其特征在于,还包括:第四电感,所述第四电感耦接于所述第一 NMOS晶体管的栅极与电源之间。10.根据权利要求1至7任一项所述的低噪声放大器,其特征在于,还包括:第四电容,所述第四电容耦接于所述第一 NMOS晶体管的栅极与源极之间。11.根据权利要求1至7任一项所述的低噪声放大器,其特征在于,还包括: 第五电感,所述第五电感的第一端耦接所述第一 PMOS晶体管的漏极,所述第五电感的第二端经由第五电容耦接所述低噪声放大器的输出端;第六电容,所述第六电容的第一端耦接所述第一匪0S晶体管的栅极,所述第六电容的 第二端耦接所述低噪声放大器的输入端。12.—种射频终端,其特征在于,包括权利要求1至11任一项所述的低噪声放大器。
【文档编号】H03F3/24GK106026941SQ201610301970
【公开日】2016年10月12日
【申请日】2016年5月9日
【发明人】戴若凡
【申请人】上海华虹宏力半导体制造有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1