增强型保护性多路复用器的制造方法
【专利摘要】本发明公开了一种系统和方法，所述系统和方法包括保护多路复用器电路，所述电路被配置为接收控制信号和基准电压，以当所述控制信号处于第一状态时在输出处提供所述基准电压，并当所述控制信号处于第二状态时将所述基准电压与所述输出隔离。所述保护多路复用器电路包括级联的第一晶体管和第二晶体管，其中所述第一晶体管是自然晶体管。所述第一晶体管和所述第二晶体管的控制输入被配置为接收所述控制信号，所述第一晶体管的第一端子被配置为接收所述基准电压，并且所述第二晶体管的所述第一端子耦合到所述输出。本发明公开了操作方法和其他实施例。
【专利说明】
増强型保护性多路复用器[0001 ]优先权声明[0002]根据35U.S.C.§119(e)，本申请要求Kenneth P.Snowdon等人的于2015年3月24日 提交的名称为“ENHANCED PROTECTIVE MULTIPLEXER”(增强型保护性多路复用器)的美国临 时专利申请序列号62/137，476的优先权权益，该临时专利申请全文以引用方式并入本文。
技术领域
[0003]本文件整体涉及电子开关，并且更具体地讲，涉及增强型保护性多路复用器。【背景技术】
[0004]电子装置出于包括大小或成本的各种原因具有有限数量的输入/输出端口或连接器。因此，可以使用通用连接器将各种附属装置诸如电源、数据存储装置或一个或多个其他附属装置耦合到电子装置，例如以共享有限数量的输入/输出端口。各种附属装置可使用多种电压电平(既包括高电压电平也包括低电压电平)操作。
[0005]为了在通用连接器处适应各种附属装置，电子装置可包括一个或多个多路复用器 (MUX)电路，该电路被配置为取决于耦合到通用连接器的附属装置而将一个或多个不同的信号耦合到通用连接器。
【发明内容】
[0006]本文件除了别的以外讨论一种系统，该系统包括保护多路复用器电路，该电路被配置为使用自然晶体管(native transistor)接收控制信号和基准电压，以当控制信号处于第一状态时在输出处提供基准电压，并当控制信号处于第二状态时将基准电压与输出隔离。该保护多路复用器电路包括级联的第一晶体管和第二晶体管，其中第一晶体管是自然晶体管。第一晶体管和第二晶体管的控制输入被配置为接收控制信号，第一晶体管的第一端子被配置为接收基准电压，并且第二晶体管的第一端子耦合到输出。本发明公开了操作方法和其他实施例。
[0007]本
【发明内容】
旨在提供对本专利申请主题的概述。并非旨在提供本发明的排他性或穷举性说明。其中包括有详细描述，用以提供关于本专利申请的更多信息。【附图说明】
[0008]在未必按比例绘制的附图中，类似的数字在不同的视图中可表示类似的部件。具有不同字母后缀的类似数字可以表示类似部件的不同示例。附图通过示例而非限制的方式概括地示出了本申请文件中讨论的各个实施例。
[0009]图1总体上示出了示例性的多路复用器系统；[〇〇1〇]图2总体上示出了示例性的增强型保护性多路复用器系统；
[0011]图3总体上示出了增强型保护性多路复用器电路在不同操作温度下的示例性性能。【具体实施方式】
[0012]传输门是用于在第一低阻抗状态(例如，“导通”状态)中在第一端子与第二端子之间传输信号并在第二高阻抗状态(例如，“断开”状态)中将第一端子与第二端子隔离(例如， 电隔离)的电子部件。传输门可包括一个或多个金属氧化物半导体场效应晶体管(M0SFET)， 这些晶体管被配置为基于例如提供给晶体管栅极的一个或多个控制信号而在晶体管的源极与漏极之间传输输入信号，或将源极与漏极隔离。
[0013]传输门可在输入与输出(例如，分别为第一端子与第二端子)之间传输各种类型的信号。传输门中的一个或多个晶体管的控制信号可取决于所传输的信号的特性和传输门中晶体管的类型。在某些例子中，为了将传输门保持在所需的状态，控制信号必须比第一端子或第二端子处的信号更偏正或更偏负。在其他例子中，为了在输出处提供准确的输入信号表示，控制信号可遵循输入信号，诸如以提供所述一个或多个晶体管的恒定栅-源电压，从而减小第一端子与第二端子之间的阻抗变化同时所述一个或多个晶体管处于所需的状态。
[0014]保护性多路复用器电路除了别的以外已被开发成在电子装置的通用连接器处适应多种不同的附属装置，并保护电子装置免受各种附属装置的不同电压电平造成的伤害。 例如，多路复用器电路可包括组合式通用串行总线(USB)/音频开关，该开关包括一个或多个被配置为将USB或音频信号向或从电子装置传输或引导的传输门或开关。在其他例子中， 多路复用器电路可被配置为选择性传输一个或多个其他信号。
[0015]图1总体上示出了示例性的多路复用器系统100,该系统包括:被配置为在第一端子(A)与第二端子(B)之间传输信号的传输门105,包括第一逻辑门111和第二逻辑门112的多路复用器电路110,第一选择晶体管113和第二选择晶体管114,以及电荷栗115。在其他例子中，多路复用器电路100可包括更多或更少的电荷栗、逻辑门或选择晶体管，具体取决于例如一个或多个所需的特性或选择信号。
[0016]多路复用器系统100可接收一个或多个选择信号，诸如模拟选择信号(ANALOG)和 USB选择信号(USB)等。第一逻辑门111 (例如，反相器)可接收模拟选择信号(ANALOG)并向第一选择晶体管113的栅极提供输出。第一逻辑门111的输出可在极限电压(VLIMIT)与低电源轨(VL0W)之间，并且可将低电源轨(VL0W)提供给第一选择晶体管113的本体。第二逻辑门 112(例如，反相器)可接收USB选择信号(USB)并向第二选择晶体管114的栅极提供输出。第二逻辑门112的输出可介于高轨电源电压(VHIGH)与接地(GND)之间，并且可将高轨电源电压(VHIGH)提供给第二选择晶体管114的本体。
[0017]在一个例子中，第一端子和第二端子(A、B)中的一个或多个可耦合到传输门105的本体，诸如使用一个或多个晶体管和控制逻辑等(例如，使用虚线在图1中示出)。当第一选择晶体管113处于“导通”状态时，可将来自第一端子和第二端子(A、B)中的一个或多个(例如，共模的第一端子和第二端子，在某些例子中，第一端子和第二端子中的较高者，等等)的电压提供给电荷栗115,并且可将电荷栗115的输出提供给传输门105的栅极，该栅极参比输入信号的电压具有负的恒定VGS。[〇〇18]相比之下，当第二端子晶体管114处于“导通”状态时，可将USB基准电压(VUSB_ REF)提供给电荷栗115，诸如通过第二选择晶体管114。VUSB_REF可包括单个恒定电压，或在其他例子中，可遵循第一端子电压或第二端子电压中的一个。类似地，VUMIT、VL0W和VHIGH可包括或基于系统100中的一个或多个电压，诸如第一端子或第二端子(A、B)上的电压的较高者或较低者、电源电压(VCC或VDD)、电荷栗115的输出或一个或多个其他电压。[0〇19]在某些例子中，传输门105可包括恒VGS开关，诸如在共同转让的于2011年12月20 提交的名称为“Constant VGS Switch”(恒VGS开关)的Snowdon美国专利No ? 8，779，839中所公开，或系统100可包括保护性多路复用器，诸如在共同转让的于2012年8月20日提交的名称为“Protective Multiplexer”(保护性多路复用器)的Gagne等人美国专利N0.8,975,923 中所述，这些专利中的每一份据此全文以引用方式并入本文。
[0020]虽然在图1的例子中分别示为n型传输门、反相器、n型晶体管和p型晶体管，但在其他例子中，传输门205、第一逻辑门111和第二逻辑门112以及第一选择晶体管113和第二选择晶体管114可包括一个或多个其他逻辑门或晶体管类型或配置，具体取决于例如一个或多个所需的特性或选择信号。
[0021]图2总体上示出了示例性的增强型保护性多路复用器系统200,该系统包括:被配置为在第一端子(A)与第二端子(B)之间传输信号的传输门205、第一增强型保护性多路复用器电路220以及电荷栗215。第一增强型保护性多路复用器电路220可接收启动信号(EN)， 并当启动时，向电荷栗215的输入(例如，基准输入)提供基准电压，例如，诸如传输门的端子电压、阈值电压或一个或多个其他共模或系统电压(例如，接地(GND)、源电压(VCC或VDD) 等)等。在一个例子中，系统200可包括多个增强型保护性或其他多路复用器电路，每个接收单独的启动信号或向电荷栗215的输入提供基准。
[0022]图2中所示的增强型保护性多路复用器电路220包括自然晶体管210、第一逻辑门 211、第一选择晶体管212、第二选择晶体管213和第三选择晶体管214以及电荷栗215。在其他例子中，增强型多路复用器系统200或电路220可包括更多或更少的电荷栗、逻辑门或选择晶体管，具体取决于例如一个或多个所需的特性或选择信号。[〇〇23]增强型保护性多路复用器系统200可将保护性多路复用器概念延伸到多路复用电荷栗215(例如，开关电压放大器、恒VGS电荷栗等)的两个或更多个基准的更一般应用。可以延伸电荷栗215的基准电压范围，并且可以增强基准电压的开关以使得电荷栗215的输入可以是相对于基准电压的任何电压。在某些例子中，多路复用器基准可将任何共模连接到电荷栗215 (例如，开关电压放大器)，诸如高速串行传输标准、USB、移动高清链接(MHL )、音频 f目号等。
[0024]自然晶体管一般来讲是多种特定的金属氧化物半导体场效应晶体管(M0SFET)，由于例如薄氧化物膜在加工其他层的过程中所形成的半导体材料上形成而具有极低的阈值电压。自然晶体管通常直接在未接受任何表面耗尽或增强(例如，在形成阱后无离子注入或扩散)的掺杂半导体区域的表面上形成，并依赖于晶体管的主体来设定阈值电压(例如，通常为0.1V至0.3V等)。低阈值电压在低压应用中可以是有益的，然而，自然晶体管通常需要更大的管芯面积(例如，最小栅极尺寸的长度和宽度是标准阈值电压晶体管等的2-3倍)且具有较低的跨导。自然晶体管210可用于提供恒VGS电荷栗，从而相比向电荷栗215的输入产生电压极限的替代方式减少原本需要的部件计数并降低电压范围。在一个例子中，自然晶体管210可包括n型装置。在其他例子中，可根据本文所公开的原理使用一种或多种其他类型或配置的装置。
[0025]在一个例子中，第一选择晶体管212、第二选择晶体管213和第三选择晶体管214中的一个或多个可包括互补金属氧化物半导体(CMOS)晶体管。第一选择晶体管212可包括n型晶体管，并且第二选择晶体管213和第三选择晶体管214可以为漏极耦合晶体管、背对背晶体管、p型晶体管。在其他例子中，可使用一种或多种其他晶体管类型或配置。[〇〇26]增强型保护性多路复用器200由于例如与自然晶体管210级联的第一选择晶体管 212而相比现有的多路复用器电路可提供增大的开关共模电压范围。另外，第二选择晶体管 213和第三选择晶体管214可阻挡耦合到电荷栗215的一个或多个其他电压(例如，并防止在 “断开”状态中漏回自然晶体管210)，诸如当多个多路复用器电路耦合到电荷栗215的输入时。第一选择晶体管212、第二选择晶体管213和第三选择晶体管214可使得在相应的“导通” 状态中将整个范围的信号电压传输到电荷栗215,而在相应的“断开”状态中提供与电荷栗 215或耦合到电荷栗215的一个或多个其他电路的完全隔离。
[0027]在图1-2所示的例子中，通过直接连接它们的线而示出的部件诸如自然晶体管210 和第一晶体管212的栅极除非另外指明否则可以耦合或直接耦合。如果两个元件为耦合的， 则可以存在一个或多个居间元件。相比之下，在将元件称为“直接耦合”到另一元件的实施例中，在那些实施例中可以不存在居间元件。[〇〇28]图3总体上示出了增强型保护性多路复用器电路在第一操作温度305、第二操作温度310和第三操作温度315下的示例性“导通”电阻(R0N)性能。
[0029]使用自然晶体管来固定电荷栗处的电压使得管芯上的现有电压固定第三选择晶体管的最大栅极电压。在一个例子中，自然晶体管钳位的输出可低于栅极或电源电压。例如，如果端子处的电压低于电源电压，则自然晶体管的输出可以是端子电压，而如果端子处的电压高于电源电压，则自然晶体管的输出可以是电源电压。
[0030]另外，自然晶体管的“导通”电阻可与栅极电压成比例。图3总体上示出了自然晶体管在不同的温度下跨一系列栅极电压的“导通”电阻(R0N)，其中自然晶体管的一个端子固定在2V。
[0031]附加注释和实例
[0032]在实例1中，一种保护多路复用器系统包括多路复用器电路，该电路被配置为使用自然晶体管接收控制信号和基准电压，以当控制信号处于第一状态时在输出处提供基准电压，并当控制信号处于第二状态时将基准电压与输出隔离，其中多路复用器电路包括级联的第一晶体管和第二晶体管，其中第一晶体管是自然晶体管，并且其中第一晶体管和第二晶体管的控制输入被配置为接收控制信号，第一晶体管的第一端子被配置为接收基准电压，并且第二晶体管的第一端子耦合到输出。
[0033]在实例2中，实例1的第一晶体管的第二端子可选地耦合到第二晶体管的第二端子。
[0034]在实例3中，实例1-2中任一个或多个的第一晶体管任选地为n型自然晶体管，并且第二晶体管任选地为n型互补金属氧化物半导体(CMOS)场效应晶体管。[〇〇35]在实例4中，实施例1-3中任一个或多个的第一晶体管和第二晶体管的第一端子任选地包括漏极，第一晶体管和第二晶体管的第二端子任选地包括源极，并且第一晶体管和第二晶体管的控制输入包括栅极。
[0036]在实例5中，实例1-4中的任一个或多个任选地包括:介于第一自然晶体管与输出之间的级联的第三晶体管和第四晶体管，第三晶体管和第四晶体管中的每一个具有控制输入以及第一端子和第二端子;和被配置为接收控制信号并将反相控制信号提供给第三晶体管和第四晶体管的控制输入的逻辑门。
[0037]在实例6中，实例1-2中任一个或多个的第三晶体管和第四晶体管任选地为p型晶体管，第三晶体管的第一端子任选地耦合到第四晶体管的第一端子，第三晶体管的第二端子任选地耦合到第一晶体管和第二晶体管的第二端子，并且第四晶体管的第二端子任选地耦合到第二晶体管的第一端子。
[0038]在实例7中，实施例1-6中任一个或多个的第三晶体管和第四晶体管的第一端子任选地为漏极，第二端子任选地为源极，控制输入任选地为栅极，并且逻辑门任选地包括反相器。
[0039]在实例8中，实例1-7中的任一个或多个任选地包括被配置为接收来自多路复用器电路的基准电压的电荷栗。
[0040]在实例9中，实例1-8中的任一个或多个任选地包括传输门，该传输门被配置为在第一低阻抗状态中将信号从第一端子传输到第二端子，并在第二高阻抗状态中将第一端子与第二端子隔离，其中传输门使用电荷栗的输出电压控制。[0041 ]在实例10中，一种方法包括:在级联的第一晶体管和第二晶体管的第一控制输入和第二控制输入处接收控制信号，其中第一晶体管是自然晶体管;在第一晶体管的第一端子处接收基准电压；以及当控制信号处于第一状态时在第二晶体管的第一端子处提供基准电压，并当控制信号处于第二状态时将基准电压与第二晶体管的第一端子隔离。
[0042]在实例11中，实例1-10中任一个或多个的第一晶体管任选地为n型自然晶体管，第二晶体管任选地为n型互补金属氧化物半导体(CMOS)场效应晶体管，第一晶体管和第二晶体管的第一端子任选地为漏极，第二端子任选地为源极，控制输入任选地为栅极，并且第一晶体管的源极任选地耦合到第二晶体管的源极。
[0043]在实例12中，实例1-11中的任一个或多个任选地包括:在逻辑门处接收控制信号， 以及将反相控制信号提供给耦合在第二晶体管的第一端子与第二端子之间的第三和第四级联晶体管的控制输入。
[0044]在实例13中，实例1-12中任一个或多个的第三晶体管和第四晶体管任选地为p型晶体管，第三晶体管的第一端子任选地耦合到第四晶体管的第一端子，第三晶体管的第二端子任选地耦合到第一晶体管和第二晶体管的第二端子，第四晶体管的第二端子任选地耦合到第二晶体管的第一端子，并且第三晶体管和第四晶体管的第一端子任选地为漏极，第二端子任选地为源极，并且控制输入任选地为栅极，以及逻辑门任选地包括反相器。
[0045]在实例14中，实例1-13中的任一个或多个任选地包括在电荷栗的输入处接收来自第二晶体管的第一端子的基准电压，以及使用电荷栗的输出控制传输门。
[0046]在实例15中，一种系统或设备可包括或可任选地与实例1-14中任一个或多个的任何部分中的任一部分或组合相结合从而包括:执行实例1-14的功能中的任一项或多项的装置;或者包括指令的机器可读介质，在由机器执行时，该指令使得机器执行实例1-14的功能中的任一项或多项。
[0047]上述【具体实施方式】包括对附图的参考，这些附图构成【具体实施方式】的一部分。附图以举例说明的方式示出了可实施本发明的具体实施例。这些实施例在本文中也称为“实例”。此类实例可包括除所示或所述的那些之外的元件。然而，本发明人还设想到其中仅提供所示或所述的那些元件的实例。此外，本发明人还设想到相对于特定实例(或其一个或多个方面)或者相对于本文所示或所述其他实例(或其一个或多个方面)，利用所示或所述的那些元件的任何组合或排列(或其一个或多个方面)的实例。如果两个元件在附图中通过连接它们的线示出，则除非另外指明否则两个元件可以为耦合的或直接耦合的。如果两个元件为耦合的，则可以存在一个或多个居间元件。相比之下，在将元件称为“直接耦合”到另一元件的实施例中，在那些实施例中可以不存在居间元件。
[0048]在本文件中提及的所有出版物、专利和专利文件的全文以引用方式并入本文，如同以引入方式单独并入一样。如果本文与以引用方式并入的那些文件的用法相矛盾，则所并入的参考文献中的用法应视为对本文件的补充;若两者之间存在不能协调的差异，则以本文件的用途为准。
[0049]在本文件中，术语“一个”或“一种”如专利文件中常见的，用来包括一个或一个以上，而与“至少一个”或“一个或多个”的任何其他情况或用法无关。在本文件中，除非另外指明，否则术语“或”用来指非排他性的或，使得“A或B”包括“A而非B”、“B而非A”以及“A和B”。 在所附权利要求书中，术语“包括”和“在其中”用作各自术语“包含”和“其中”的通俗英语等同物。而且，在所附权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中这样的术语之后列出的那些元件之外的元件的系统、装置、物品或方法仍将认为落入该权利要求范围内。此外，在以下权利要求书中，术语“第一”、“第二”和“第三”等仅仅用作标号，并非旨在将数字要求强加于它们的对象。
[0050]本文所述的方法实例可以至少部分地由机器或计算机实现。一些实例可包括使用指令编码的计算机可读介质或机器可读介质，该指令可操作将电子装置配置成执行上述实例中描述的方法。这类方法的实现可包括代码，诸如微码、汇编语言代码、高级语言代码等。 该代码可包括用于执行各种方法的计算机可读指令。该代码可形成计算机程序产品的一部分。另外，例如在执行期间或其他时间，该代码可有形地存储在一个或多个易失性或非易失性有形计算机可读介质中。这些有形计算机可读介质的例子可包括但不限于硬盘、可移除磁盘、可移除光盘(例如，高密度磁盘和数字视频盘)、磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。[〇〇51]以上说明旨在是示例性的，而非限制性的。例如，上述实例(或其一个或多个方面) 可彼此结合使用。其他实施例可诸如由本领域的普通技术人员在查看上述说明后使用。根据专利实施细则37C.F.R.§1.72(b)提供说明书摘要，以便读者快速确定本技术公开的实质。说明书摘要的提交不旨在用于解释或限制权利要求的范围或含义。同样，在上面的【具体实施方式】中，可将各种特征归类以使本公开简明。这不应理解成未要求权利的公开特征对于任何权利要求必不可少。相反，本发明的主题具有的特征可少于特定公开的实施例的所有特征。因此，所附权利要求由此并入【具体实施方式】中，每个权利要求作为单独实施例表示其自身，并且设想这些实施例可以各种组合或排列方式彼此结合。应结合所附权利要求以及这些权利要求所拥有的等同物的所有范围来确定本发明的范围。
【主权项】
1.一种保护多路复用器系统，所述系统包括:多路复用器电路，所述多路复用器电路被配置为使用自然晶体管接收控制信号和基准 电压，当所述控制信号处于第一状态时在输出处提供所述基准电压，并当所述控制信号处 于第二状态时将所述基准电压与所述输出隔离，其中所述多路复用器电路包括级联的第一 晶体管和第二晶体管，其中所述第一晶体管是自然晶体管，其中所述第一晶体管和第二晶体管的控制输入被配置为接收所述控制信号，所述第一 晶体管的第一端子被配置为接收所述基准电压，并且所述第二晶体管的第一端子耦合到所 述输出。2.根据权利要求1所述的系统，其中所述第一晶体管的第二端子耦合到所述第二晶体管的第二端子，其中所述第一晶体管是n型自然晶体管，并且，其中所述第二晶体管是n型互补金属氧化物半导体(CMOS)场效应晶体管。3.根据权利要求1-2中任一项所述的系统，其中所述第一晶体管和所述第二晶体管的所述第一端子包括漏极，所述第一晶体管和所述第二晶体管的所述第二端子包括源极，并且所述第一晶体管和所述第二晶体管的所述控制输入包括栅极。4.根据权利要求1所述的系统，所述系统包括:级联的第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管介于所述第一自 然晶体管与所述输出之间，所述第三晶体管和所述第四晶体管中的每一个具有控制输入以 及第一端子和第二端子;和，逻辑门，所述逻辑门被配置为接收所述控制信号并将反相控制信号提供给所述第三晶 体管和所述第四晶体管的所述控制输入。5.根据权利要求4所述的系统，其中所述第三晶体管和所述第四晶体管为P型晶体管，其中所述第三晶体管的所述第一端子耦合到所述第四晶体管的所述第一端子，其中所述第三晶体管的所述第二端子耦合到所述第一晶体管和所述第二晶体管的所 述第二端子，并且，其中所述第四晶体管的所述第二端子耦合到所述第二晶体管的所述第一端子。6.根据权利要求5所述的系统，其中所述第三晶体管和所述第四晶体管的所述第一端子为漏极，所述第二端子为源 极，以及所述控制输入为栅极，并且，其中所述逻辑门包括反相器。7.根据权利要求1-2或4-6中任一项所述的系统，所述系统包括电荷栗，所述电荷栗被 配置为接收来自所述多路复用器电路的所述基准电压。8.根据权利要求7所述的系统，所述系统包括传输门，所述传输门被配置为在第一低阻 抗状态中将信号从第一端子传输到第二端子，并在第二高阻抗状态中将所述第一端子与所 述第二端子隔离，其中所述传输门使用所述电荷栗的输出电压来控制。9.一种保护多路复用器方法，所述方法包括:在级联的第一晶体管和第二晶体管的第一控制输入和第二控制输入处接收控制信号，其中所述第一晶体管是自然晶体管；在所述第一晶体管的第一端子处接收基准电压；以及，当所述控制信号处于第一状态时在所述第二晶体管的所述第一端子处提供所述基准 电压，并当所述控制信号处于第二状态时将所述基准电压与所述第二晶体管的所述第一端 子隔离。10.根据权利要求9所述的方法，其中所述第一晶体管为n型自然晶体管，并且所述第二晶体管为n型互补金属氧化物半 导体(CMOS)场效应晶体管，其中所述第一晶体管和所述第二晶体管的所述第一端子为漏极，所述第二端子为源 极，所述控制输入为栅极，并且，其中所述第一晶体管的所述源极耦合到所述第二晶体管的所述源极。11.根据权利要求9所述的方法，所述方法包括:在逻辑门处接收所述控制信号；以及，将反相控制信号提供给耦合在所述第二晶体管的所述第一端子与所述第二端子之间 的第三和第四级联晶体管的控制输入。12.根据权利要求9所述的方法，其中所述第三晶体管和所述第四晶体管为P型晶体管，其中所述第三晶体管的所述第一端子耦合到所述第四晶体管的所述第一端子，其中所述第三晶体管的所述第二端子耦合到所述第一晶体管和所述第二晶体管的所 述第二端子，其中所述第四晶体管的所述第二端子耦合到所述第二晶体管的所述第一端子，并且， 其中所述第三晶体管和所述第四晶体管的所述第一端子为漏极，所述第二端子为源 极，以及所述控制输入为栅极，并且，其中所述逻辑门包括反相器。13.根据权利要求9-12中任一项所述的方法，所述方法包括:在电荷栗的输入处接收来自所述第二晶体管的所述第一端子的所述基准电压；以及， 使用所述电荷栗的所述输出控制传输门。
【文档编号】H03K17/693GK106027015SQ201610176933
【公开日】2016年10月12日
【申请日】2016年3月24日
【发明人】科奈斯·P·斯诺登, J·L·斯图兹
【申请人】快捷半导体(苏州)有限公司, 快捷半导体公司