一种适用于流水线模数转换器的后台校准电路及校准方法
【专利摘要】本发明公开了一种用于流水线模数转换器的后台校准电路及校准方法，电路主要包括若干比较器、选择器、译码器、校准信号计算模块、校准控制模块、错位相加模块等，利用比较器之间的微小失调和噪声干扰进行后台校准，通过本发明的校准方法，可以在数字域实现对第一级电路中误差的实时校准，无需伪随机数产生器。本发明能够有效抑制流水线模数转换器的电容失配、运放增益误差及非线性导致的误差等，具备降低流水线模数转换器的转换误差，提高信噪比，抑制谐波失真，结构简单，校准速度快等优点。
【专利说明】
一种适用于流水线模数转换器的后台校准电路及校准方法
技术领域
[0001] 本发明涉及一种涉及针对流水线模数转换器的电容失配、运放有限增益误差和非 线性误差进行的后台校准电路和校准方法。
【背景技术】
[0002] 模数转换器是将模拟信号转换为数字信号的电路模块，在传感器系统、自动控制 系统和现代通讯系统中都是必不可少的模块。流水线型模数转换器在速度与精度两方面取 得了较好的折衷，因此，成为了高速高精度的要求严格的应用场合的不二选择。在高速高精 度的流水线模数转换器电路中，存在大量的非理想特性，比如电容失配、运放有限增益误 差、运放非线性等，使模数转换器的性能发生退化。图1为常用的1.5bit第一级流水线模数 转换器(带有非理想因素导致的误差)输入信号和输出余量信号的传递曲线以及模数转换 器整体传递曲线，可以看到，在判决电平_ 和+ 处，由于误差的存在，导致了模数 4 4 转换器整体传递函数的不连续和非线性。这种性能的降低在当下越来越微型化的工艺发展 趋势下越来越严重。
[0003] 为了抑制非理想因素的影响，高性能的流水线模数转换器需要进行校准。校准分 为模拟校准和数字校准。模拟校准是在模数转换器的电路中额外增加校准电路，对误差进 行校准，因此模拟校准需要增加额外的芯片面积和功耗。而微型化的集成电路工艺发展趋 势使得数字电路可以获得更快的速度和更小的功耗，相对于模拟电路更具有优势，所以数 字校准的方法比模拟校准更受欢迎。数字校准有前台校准和后台校准，前台校准是在模数 转换器开始转换之前进行校准过程，提取电路误差参数，然后在接下来的转换过程中将误 差减去，校准只在系统上电时进行一次;后台校准则是在模数转化器工作过程中进行误差 提取和校准运算，校准伴随转换过程在系统工作过程中始终进行。由于电路的参数，除电容 失配外，在工作过程中都会发生漂移，因此前台校准的方案有一定的局限性。而后台校准在 电路工作过程中始终进行，避免了这个问题。但后台校准往往需要引入伪随机数的，校准电 路较为复杂，且需要较长的收敛时间。
【发明内容】
[0004] 发明目的：针对流水线模数转换器的各种非理想因素导致的转换误差，提出一种 适用于流水线模数转换器的后台校准电路及校准方法，减小了电容失配、运放有限增益误 差、运放非线性对流水线型模数转换器的第一级电路乃至整体模数转换器的性能影响，校 准电路不需要引入伪随机数等模块，结构简单，校准速度快。
[0005] 技术方案:为实现上述目的，本发明采用的技术方案为：
[0006] -种适用于流水线模数转换器的后台校准电路，包括改进型子模数转换器、 1.5bit MDAC模块、后级模数转换器、校准信号计算模块、后台校准控制模块和错位相加求 和电路；
[0007] 所述改进型子模数转换器包括第一比较器、第二比较器、第三比较器、第四比较 器、第一双路选择器、第二双路选择器、第三双路选择器和译码器，记基准电压为Vref，模拟 输入信号为Vin;第一双路选择器输出或到第一比较器和第二比较器的反相输 〇 4 入端，第三比较器和第四比较器的反相输入端接第一比较器、第二比较器、第三比 4 较器和第四比较器的正向输入端接Vin，第二双路选择器用于选择第一比较器的输出bll或 第二比较器的输出bl2作为输出bl，第三双路选择器3用于选择第三比较器的输出b21或第 四比较器的输出b22作为输出b2，bl和b2通过译码器转换为二进制码D1;
[0008] 所述1.5bit MDAC模块包括子数模转换器、第一加法器、二倍增益模块和第二加法 器，子数模转换器根据D1选择对应模拟电压VD1，Vin与V D1相减的结果通过二倍增益模块放 大两倍后的余量记为Vres;
[0009] 所述后级模数转换器将模拟量Vres转换数字量Dres;
[00?0]所述校准信号计算模块根据下面公式对Dres进行校准，得到Dres_cal: Dres_cal =Dres+Al X Dres+A3 X Dres3
[0011]所述后台校准控制模块根据bll、bl2、b21和b22产生后台校准控制信号，通过后台 校准控制信号对第一双路选择器、第二双路选择器和第三双路选择器进行控制，同时后台 校准控制模块根据Dres_cal迭代计算更新校准参数A1和A3;
[0012]所述错位相加求和电路对D1和Dres_cal进行错位相加，得到数字输出Dout。
[0013] 具体的，所述后台校准控制模块的具体工作过程包括如下步骤：
[0014] (1)将后台校准控制模块中的控制变量SI、S2、S3置零，同时后台校准控制模块控 制第一双路转换器输出，进入步骤(2); 4
[0015] (2)检测并判断1^11 = 1312、&21 = &22是否均成立:若两组等式均成立，则继续检测； 若至少有一组等式不成立，则进入步骤(3);
[0016] (3)若bll乒bl2,即bll和bl2中一个为"0"，另一个为"Γ :当S1=0时，选择"Γ作为 第二双路选择器的输出，即bl = 1，同时将S1置为1，记录Dll = D1、Dresll = Dres_cal;当S1 辛0时，选择"0"作为第二双路选择器的输出，即bl=0,同时将S1置为2,记录D12 = D1、 Dresl2 = Dres_cal ；
[0017] 若b21#b22,即b21和b22中一个为"0"，另一个为"Γ :当S2 = 0时，选择"Γ作为第 三双路选择器的输出，即b2= 1，同时将S2置为1，记录Dres21=Dres_cal;当S2辛0时，选择 "〇"作为第三双路选择器的输出，即b2 = 0,同时将S2置为2,记录Dres22 = Dres_cal;
[0018] (4)判断S1 = 2、S2 = 2是否均成立:若两组等式均成立，则进行步骤(5);若至少有 一组等式不成立，则返回步骤(2);
[0019] (5)后台校准控制模块控制第一双路转换器输出^吻'，进入步骤(6); 8
[0020] (6)检测并判断b21 = b22是否成立:若成立，则继续检测；若不成立b21和b22中一 个为"〇"，另一个为"Γ，则进入步骤(7);
[0021 ] (7)当S3 = 0时，选择"1"作为第三双路选择器的输出，即b2 = 1，记录Dres21 ' = Dres;当S3辛0时，选择"0"作为第三双路选择器的输出，即b2 = 0，记录Dres22 ' =Dres;
[0022] (8)判断S3 = 2是否成立:若成立，则进入步骤(9);否则，返回步骤(6);
[0023] (9)根据下式对A1和A3进行更新并返回步骤(1)继续校准：
[0024] Al(n+l)=Al(n)+yl[(Dll+Dresll)-(D12+Dresl2)]
[0025] A3(n+l)=A3(n)+y2[(Dres22-Dres21)-(Dres22,-Dres2r)]
[0026] 其中:Al(n)和A3(n)分别为当前的A1和Α3，Α1(η+1)和A3(n+1)分别为更新后的A1 和Α3，μ1和μ2为迭代步长;若Al(n)和Al(n+1)的差值在阈值范围内，且A3(n)和A3(n+1)的差 值也在阈值范围内，则表明迭代收敛，A1和A3已达到预期值，否则表明参数尚未达到预期 的值。
[0027] 本发明的后台校准过程伴随着模数转换器转换过程同时进行，校准参数经过不断 迭代，在一段时间后收敛于某一固定值。随着电路的工作，电路参数可能会发生偏移，而校 准参数也会在电路参数发生偏移后持续进行迭代，不断收敛更新，保证能够实时地校准模 数转换器的误差。
[0028]有益效果：本发明的适用于流水线模数转换器的后台校准方法在传统的1.5bit MDAC基础上，增加了两个与原有电路中比较器接法相同的比较器，由于两个比较器之间的 细微失调电压和噪声干扰，在输出数字量转变点（土Vref/4)处，两个比较器的比较结果将 不一致，利用这个特点确定转变点，并提取误差参数。此外，还额外增加了用于控制后台校 准步骤的后台校准控制模块和校准信号计算模块。相对于其他后台校准方案，不需要引入 伪随机数，电路结构相对简单，额外增加的电路面积和功耗也较小。校准后模数转换器性能 得到明显提高。
【附图说明】
[0029]图1是现有技术中常用1.5bit第一级模数转换器的输入信号和输出余量信号的传 递曲线和模数转换器整体传递曲线，实线为理想情况，虚线为非理想情况；
[0030] 图2是本发明的适用于流水线模数转换器的后台校准电路的结构示意图；
[0031] 图3是本发明的适用于流水线模数转换器的后台校准方法的原理示意图；
[0032] 图4是本发明的适用于流水线模数转换器的后台校准方法的步骤流程图；
[0033]图5是采用本发明的校准方法前后的模数转换器传递曲线图，实线为校准前的传 递曲线，虚线为校准后的传递曲线。
【具体实施方式】
[0034]下面结合附图对本发明作更进一步的说明。
[0035]如图1所示为一种适用于流水线模数转换器的后台校准电路包括改进型子模数转 换器、1.5bit MDAC模块、后级模数转换器、校准信号计算模块、后台校准控制模块和错位相 加求和电路；
[0036] 所述改进型子模数转换器包括第一比较器、第二比较器、第三比较器、第四比较 器、第一双路选择器、第二双路选择器、第三双路选择器和译码器，记基准电压为Vref，模拟 输入信号为Vin;第一双路选择器输出或到第一比较器和第二比较器的反相输 8 4 入端，第三比较器和第四比较器的反相输入端接一 第一比较器、第二比较器、第三比 4 较器和第四比较器的正向输入端接Vin，第二双路选择器用于选择第一比较器的输出bll 或第二比较器的输出bl2作为输出bl，第三双路选择器3用于选择第三比较器的输出b21或 第四比较器的输出b22作为输出b2，bl和b2通过译码器转换为二进制码D1;
[0037]所述1.5bit MDAC模块包括子数模转换器、第一加法器、二倍增益模块和第二加法 器，子数模转换器根据D1选择对应模拟电压VD1，Vin与VD1相减的结果通过二倍增益模块放 大两倍后的余量记为Vres;
[0038]所述后级模数转换器将模拟量Vres转换数字量Dres;
[0039]所述校准信号计算模块根据下面公式对Dres进行校准，得到Dres_cal: Dres_cal =Dres+Al X Dres+A3 X Dres3
[0040]所述后台校准控制模块根据bll、bl2、b21和b22产生后台校准控制信号，通过后台 校准控制信号对第一双路选择器、第二双路选择器和第三双路选择器进行控制，同时后台 校准控制模块根据Dres_cal迭代计算更新校准参数A1和A3;
[0041 ]所述错位相加求和电路对D1和Dres_cal进行错位相加，得到数字输出Dout。
[0042] 本发明的后台校准过程伴随着模数转换器转换过程同时进行，校准参数经过不断 迭代，在一段时间后收敛于某一固定值。随着电路的工作，电路参数可能会发生偏移，而校 准参数也会在电路参数发生偏移后持续进行迭代，不断收敛更新，保证能够实时地校准模 数转换器的误差。
[0043] 结合图1至图5,所述后台校准控制模块的具体工作过程包括如下步骤：
[0044] (1)将后台校准控制模块中的控制变量SI、S2、S3置零，同时后台校准控制模块控 制第一双路转换器输出，进入步骤(2);
[0045] (2)检测并判断1^11 = 1312、621 = 622是否均成立:若两组等式均成立，则继续检测； 若至少有一组等式不成立，则进入步骤(3);
[0046] (3)若bll乒bl2,即bll和bl2中一个为"0"，另一个为"Γ :当S1=0时，选择"Γ作为 第二双路选择器的输出，即bl = 1，同时将S1置为1，记录Dll = D1、Dresll = Dres_cal;当S1 辛0时，选择"0"作为第二双路选择器的输出，即bl=0,同时将S1置为2,记录D12 = D1、 Dresl2 = Dres_cal ；
[0047] 若b21乒b22，即b21和b22中一个为"0"，另一个为"Γ :当S2 = 0时，选择"Γ作为第 三双路选择器的输出，即b2= 1，同时将S2置为1，记录Dres21=Dres_cal;当S2辛0时，选择 "〇"作为第三双路选择器的输出，即b2 = 0,同时将S2置为2,记录Dres22 = Dres_cal;
[0048] (4)判断S1 = 2、S2 = 2是否均成立:若两组等式均成立，则进行步骤(5);若至少有 一组等式不成立，则返回步骤(2);
[0049] (5)后台校准控制模块控制第一双路转换器输出，进入步骤(6); Ο
[0050] (6)检测并判断b21 = b22是否成立:若成立，则继续检测；若不成立b21和b22中一 个为"〇"，另一个为"Γ，则进入步骤(7);
[0051 ] (7)当S3 = 0时，选择"1"作为第三双路选择器的输出，即b2 = 1，记录Dres21 ' = Dres;当S3辛0时，选择"0"作为第三双路选择器的输出，即b2 = 0，记录Dres22 ' =Dres;
[0052] (8)判断S3 = 2是否成立:若成立，则进入步骤(9);否则，返回步骤(6);
[0053] (9)根据下式对A1和A3进行更新并返回步骤(1)继续校准：
[0054] Al(n+l)=Al(n)+yl[(Dll+Dresll)-(D12+Dresl2)]
[0055] A3(n+l)=A3(n)+y2[(Dres22-Dres21)-(Dres22,-Dres2r)]
[0056] 其中:Al(n)和A3(n)分别为当前的A1和Α3，Α1(η+1)和A3(n+1)分别为更新后的A1 和Α3，μ1和μ2为迭代步长;若Al(n)和Al(n+1)的差值在阈值范围内，且A3(n)和A3(n+1)的差 值也在阈值范围内，则表明迭代收敛，A1和A3已达到预期值，否则表明参数尚未达到预期的 值。
[0057] 以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人 员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应 视为本发明的保护范围。
【主权项】
1. 一种适用于流水线模数转换器的后台校准电路，其特征在于:包括改进型子模数转 换器、1.5bit MDAC模块、后级模数转换器、校准信号计算模块、后台校准控制模块和错位相 加求和电路； 所述改进型子模数转换器包括第一比较器、第二比较器、第三比较器、第四比较器、第 一双路选择器、第二双路选择器、第三双路选择器和译码器，记基准电压为Vref，模拟输入 信号为Vin;第一双路选择器输出或到第一比较器和第二比较器的反相输入 〇 4 端，第三比较器和第四比较器的反相输入端接-|心<，第一比较器、第二比较器、第三比较 4 器和第四比较器的正向输入端接Vin，第二双路选择器用于选择第一比较器的输出bll或第 二比较器的输出bl2作为输出bl，第三双路选择器3用于选择第三比较器的输出b21或第四 比较器的输出b22作为输出b2，bl和b2通过译码器转换为二进制码Dl; 所述1.5bit MDAC模块包括子数模转换器、第一加法器、二倍增益模块和第二加法器， 子数模转换器根据Dl选择对应模拟电压VD1，Vin与减的结果通过二倍增益模块放大两 倍后的余量记为Vres; 所述后级模数转换器将模拟量Vres转换数字量Dres; 所述校准信号计算模块根据下面公式对Dres进行校准，得到Dres_cal: Dres_cal =Dres+Al XDres+A3 XDres3 所述后台校准控制模块根据bll、bl2、b21和b22产生后台校准控制信号，通过后台校准 控制信号对第一双路选择器、第二双路选择器和第三双路选择器进行控制，同时后台校准 控制模块根据Dres_cal迭代计算更新校准参数Al和A3; 所述错位相加求和电路对Dl和Dres_cal进行错位相加，得到数字输出Dout。2. -种适用于流水线模数转换器的后台校准方法，其特征在于:包括如下步骤： (1) 将后台校准控制模块中的控制变量S1、S2、S3置零，同时后台校准控制模块控制第 一双路转换器输出进入步骤(2); (2) 检测并判断bll=bl2、b21=b22是否均成立:若两组等式均成立，则继续检测;若至 少有一组等式不成立，则进入步骤(3); (3) 若bll乒bl2,即bll和bl2中一个为"0"，另一个为"Γ :当Sl=O时，选择"Γ作为第二 双路选择器的输出，即bl = 1，同时将Sl置为1，记录Dll = Dl、Dresll = Dres_cal;当Sl辛0 时，选择"〇"作为第二双路选择器的输出，即bl = 0,同时将Sl置为2,记录D12 = Dl、Dresl2 = Dres_cal； 若b21乒b22，即b21和b22中一个为"0"，另一个为"Γ :当S2 = 0时，选择"Γ作为第三双 路选择器的输出，即b2 = l，同时将S2置为1，记录Dres21=Dres_cal;当S2辛0时，选择"0"作 为第三双路选择器的输出，即b2 = 0,同时将S2置为2,记录Dres22 = Dres_cal; (4) 判断S1 = 2、S2 = 2是否均成立:若两组等式均成立，则进行步骤（5);若至少有一组 等式不成立，则返回步骤(2); (5) 后台校准控制模块控制第一双路转换器输出，进入步骤(6); O (6) 检测并判断b21=b22是否成立:若成立，则继续检测；若不成立b21和b22中一个为 "〇"，另一个为"Γ，则进入步骤(7); (7) 当S3 = 0时，选择"1"作为第三双路选择器的输出，即b2 = l，记录Dres21 ' =Dres;当 S3辛0时，选择"0"作为第三双路选择器的输出，即b2 = 0,记录Dres22' =Dres; (8) 判断S3 = 2是否成立:若成立，则进入步骤(9);否则，返回步骤(6); (9) 根据下式对Al和A3进行更新并返回步骤(1)继续校准： Al(n+l)=Al(n)+yl[(Dll+Dresll)-(D12+Dresl2)] Α3(η+1)=Α3(η)+μ2[(Dres22-Dres21)-(Dres22，-Dres21，）] 其中:Al(n)和A3(n)分别为当前的Al和A3，Al(n+l)和A3(n+1)分别为更新后的Al和A3， μL和μ2为迭代步长;若Al(n)和Al(n+1)的差值在阈值范围内，且A3(n)和A3(n+1)的差值也 在阈值范围内，则表明迭代收敛，Al和A3已达到预期值，否则表明参数尚未达到预期的值。
【文档编号】H03M1/10GK106027051SQ201610317639
【公开日】2016年10月12日
【申请日】2016年5月12日
【发明人】吴建辉, 孔路平, 陈超, 李红, 黄成
【申请人】东南大学