一种新型低复杂度宽带可变增益放大器的制造方法
【专利摘要】本发明公开了一种新型低复杂度宽带可变增益放大器，包括有源负载电路、电流源电路、差分输入电路、gm?boost电路和增益控制电路，所述有源负载电路分别与gm?boost电路和差分输入电路连接，所述电流源电路分别与差分输入电路、gm?boost电路和增益控制电路连接。本发明不需要指数发生电路即可实现输出与输入的dB线性关系，其通过gm?boost电路有效增强VGA的等效输入跨导，使得VGA能具有较高的线性度和较宽的dB线性范围，同时通过有源负载电路能在不增加VGA功耗的前提下，大大扩展VGA的带宽。本发明可广泛应用于放大器产品中。
【专利说明】
-种新型低复杂度宽带可变増益放大器
技术领域
[0001] 本发明设及电子电路技术领域，尤其设及一种新型低复杂度宽带可变增益放大 器。
【背景技术】
[0002] VGA,即可变增益放大器，在模拟集成电路系统中，VGA可W根据不同的控制电压调 整出不同的信号增益。在无线通信收发系统、人体介质通信、磁盘存取电路和微弱信号处理 等领域中，由于受通信距离、传输路径和阻挡衰落等因素的影响，接收信号的动态范围大。 因此，为了保证接收信号具有较好的稳定性，接收系统增益的可调特性变得尤为重要。VGA 可W根据反馈信号调整输出增益，把接收信号稳定在一个预定的幅值附近。VGA的线性度， 地线性范围和带宽很大程度上决定其性能和应用范围。现有的VGA通常通过增加较为复杂 指数发生电路来增加其线性度和地线性范围，使得电路的复杂度和忍片的面积增加，忍片 的生产成本增高。为了增加 VGA的带宽，多数VGA通过加大消耗电流来达到目的，使得系统的 功耗大大增加。
【发明内容】
[0003] 为了解决上述技术问题，本发明的目的是提供一种能提高线性度，且能扩展带宽 的一种新型低复杂度宽带可变增益放大器。
[0004] 本发明所采取的技术方案是：
[0005] -种新型低复杂度宽带可变增益放大器，包括有源负载电路、电流源电路、差分输 入电路、gm-boost电路和增益控制电路，所述有源负载电路分别与gm-boost电路和差分输 入电路连接，所述电流源电路分别与差分输入电路、gm-boost电路和增益控制电路连接。
[0006] 作为本发明的进一步改进，所述有源负载电路包括第一 PM0S晶体管、第二PM0S晶 体管、第五PM0S晶体管、第六PM0S晶体管、第一电阻、第二电阻、第Ξ电阻、第四电阻、第一电 容和第二电容，所述第一 PM0S晶体管的源极、第二PM0S晶体管的源极、第五PM0S晶体管的源 极和第六PM0S晶体管的源极均连接至电源端，所述第五PM0S晶体管的栅极通过第Ξ电阻连 接至第一 PM0S晶体管的栅极，所述第六PM0S晶体管的栅极通过第四电阻连接至第二PM0S晶 体管的栅极，所述第一 PM0S晶体管的栅极和第二PM0S晶体管的栅极相连接，所述第一 PM0S 晶体管的栅极通过第一电阻连接至第一 PM0S晶体管的漏极，所述第二PM0S晶体管的栅极通 过第二电阻连接至第二PM0S晶体管的漏极，所述第五PM0S晶体管的栅极通过第一电容连接 至第二PM0S晶体管的漏极，所述第六PM0S晶体管的栅极通过第二电容连接至第一 PM0S晶体 管的漏极，所述第一 PM0S晶体管的漏极分别与第五PM0S晶体管的漏极、差分输入电路和gm- boost电路连接，所述第二PM0S晶体管的漏极分别与第六PM0S晶体管的漏极、差分输入电路 和gm-boost电路连接，所述第一 PM0S晶体管的漏极连接至负极输出端，所述第二PM0S晶体 管的漏极连接至正极输出端。
[0007] 作为本发明的进一步改进，差分输入电路包括第一 NM0S晶体管和第二NM0S晶体 管，所述第一醒OS晶体管的漏极与第一 PMOS晶体管的漏极相连接，所述第一 NMOS晶体管的 源极分别与gm-boost电路、增益控制电路和电流源电路相连接，所述第二NM0S晶体管的漏 极与第二PM0S晶体管的漏极相连接，所述第二醒0S晶体管的源极分别与gm-boost电路、增 益控制电路和电流源电路相连接，所述第一 NM0S晶体管的栅极连接至正极输入端，所述第 二NM0S晶体管的栅极连接至负极输入端。
[000引作为本发明的进一步改进，所述gm-boost电路包括第SPM0S晶体管和第四PM0S晶 体管，所述第SPM0S晶体管的源极和第四PM0S晶体管的源极均连接至电源端，所述第Ξ PM0S晶体管的栅极分别与第一 NM0S晶体管的漏极和第一 PM0S晶体管的漏极相连接，所述第 ^PMOS晶体管的漏极与第一 NM0S晶体管的源极连接，所述第四PM0S晶体管的栅极分别与第 二NM0S晶体管的漏极和第二PM0S晶体管的漏极相连接，所述第四PM0S晶体管的漏极与第二 NM0S晶体管的源极连接。
[0009] 作为本发明的进一步改进，所述增益控制电路包括第Ξ醒0S晶体管和第四醒0S晶 体管，所述第SNM0S晶体管的栅极和第四醒0S晶体管的栅极均连接至增益控制电压端，所 述第^NMOS晶体管的源极和第四NM0S晶体管的源极均连接至第一 NM0S晶体管的源极，所述 第^NMOS晶体管的漏极和第四NM0S晶体管的漏极均连接至第二NM0S晶体管的源极。
[0010] 作为本发明的进一步改进，所述电流源电路包括第五NM0S晶体管和第六NM0S晶体 管，所述第五NM0S晶体管的栅极和第六NM0S晶体管的栅极均连接至偏置电压端，所述第五 NM0S晶体管的源极和第六醒0S晶体管的源极均与地连接，所述第五NM0S晶体管的漏极分别 与第一 NM0S晶体管的源极、第SPM0S晶体管的漏极、第SNM0S晶体管的源极和第四醒0S晶 体管的源极相连接，所述第六醒0S晶体管的漏极分别与第二醒0S晶体管的源极、第四PM0S 晶体管的漏极、第^NMOS晶体管的漏极和第四NM0S晶体管的漏极相连接。
[0011] 本发明的有益效果是：
[0012] 本发明一种新型低复杂度宽带可变增益放大器不需要指数发生电路即可实现输 出与输入的地线性关系，其通过gm-boost电路有效增强VGA的等效输入跨导，使得VGA能具 有较高的线性度和较宽的地线性范围，同时通过有源负载电路能在不增加 VGA功耗的前提 下，大大扩展VGA的带宽。
【附图说明】
[0013] 下面结合附图对本发明的【具体实施方式】作进一步说明：
[0014] 图1是本发明一种新型低复杂度宽带可变增益放大器的电路原理图；
[001引图視本发明实施例的VGA应用原理框图；
[0016] 图3是本发明假设没有gm-boost电路时的半边等效电路图；
[0017] 图4是本发明的半边等效电路图；
[0018] 图5是本发明半边等效电路小型号模型图；
[0019] 图6是本发明有源负载电路图；
[0020] 图7是本发明有源负载电路小信号模型图；
[0021 ]图8是本发明VGA增益后仿真结果图；
[0022] 图9是本发明VGA在不同控制电压下的增益仿真结果图；
[0023] 图10是本发明VGA增益控制电压与增益之间的地线性关系图；
[0024] 图11是本发明的地线性曲线拟合图；
[0025] 图12是本发明的地线性误差示意图。
【具体实施方式】
[0026] 参考图1，本发明一种新型低复杂度宽带可变增益放大器，包括有源负载电路、电 流源电路、差分输入电路、gm-boost电路和增益控制电路，所述有源负载电路分别与gm- boost电路和差分输入电路连接，所述电流源电路分别与差分输入电路、gm-boost电路和增 益控制电路连接。
[0027] 优选的，所述有源负载电路，用于补偿本发明系统的极点，达到扩展VGA带宽的目 的。所述电流源电路，用于为本发明提供电流源，使得能工作在合适的静态工作点。所述gm- boost 电路，用于增强本发明的等效输入跨导 W 提高线性度。所述差分输入电路，用于把差 分输入电压信号转化为电流信号。所述增益控制电路，用于调整本发明的增益。
[0028] 进一步作为优选的实施方式，所述有源负载电路包括第一PM0S晶体管PM1、第二 PM0S晶体管PM2、第五PM0S晶体管PM5、第六PM0S晶体管PM6、第一电阻R1、第二电阻R2、第Ξ 电阻R3、第四电阻R4、第一电容Q和第二电容C2,所述第一 PM0S晶体管PM1的源极、第二PM0S 晶体管PM2的源极、第五PM0S晶体管PM5的源极和第六PM0S晶体管PM6的源极均连接至电源 端，所述第五PM0S晶体管PM5的栅极通过第立电阻R3连接至第一 PM0S晶体管PM1的栅极，所 述第六PM0S晶体管PM6的栅极通过第四电阻R4连接至第二PM0S晶体管PM2的栅极，所述第一 PM0S晶体管PM1的栅极和第二PM0S晶体管PM2的栅极相连接，所述第一 PM0S晶体管PM1的栅 极通过第一电阻R1连接至第一 PM0S晶体管PM1的漏极，所述第二PM0S晶体管PM2的栅极通过 第二电阻R2连接至第二PM0S晶体管PM2的漏极，所述第五PM0S晶体管PM5的栅极通过第一电 容C1连接至第二PM0S晶体管PM2的漏极，所述第六PM0S晶体管PM6的栅极通过第二电容C2连 接至第一 PM0S晶体管PM1的漏极，所述第一 PM0S晶体管PM1的漏极分别与第五PM0S晶体管 PM5的漏极、差分输入电路和gm-boost电路连接，所述第二PM0S晶体管PM2的漏极分别与第 六PM0S晶体管PM6的漏极、差分输入电路和gm-boost电路连接，所述第一 PM0S晶体管PM1的 漏极连接至负极输出端，所述第二PM0S晶体管PM2的漏极连接至正极输出端。
[0029] 进一步作为优选的实施方式，差分输入电路包括第一醒0S晶体管醒1和第二NM0S 晶体管NM2，所述第一 NM0S晶体管醒1的漏极与第一 PM0S晶体管PM1的漏极相连接，所述第一 NM0S晶体管NM1的源极分别与gm-boost电路、增益控制电路和电流源电路相连接，所述第二 醒0S晶体管醒2的漏极与第二PM0S晶体管PM2的漏极相连接，所述第二醒0S晶体管醒2的源 极分别与卵-boost电路、增益控制电路和电流源电路相连接，所述第一 NM0S晶体管醒1的栅 极连接至正极输入端，所述第二NM0S晶体管NM2的栅极连接至负极输入端。
[0030] 进一步作为优选的实施方式，所述gm-boost电路包括第SPM0S晶体管PM3和第四 PM0S晶体管PM4，所述第SPM0S晶体管PM3的源极和第四PM0S晶体管PM4的源极均连接至电 源端，所述第SPM0S晶体管PM3的栅极分别与第一 NM0S晶体管NM1的漏极和第一 PM0S晶体管 PM1的漏极相连接，所述第SPM0S晶体管PM3的漏极与第一醒0S晶体管醒1的源极连接，所述 第四PM0S晶体管PM4的栅极分别与第二NM0S晶体管醒2的漏极和第二PM0S晶体管PM2的漏极 相连接，所述第四PM0S晶体管PM4的漏极与第二NM0S晶体管NM2的源极连接。
[0031] 其中，所述gm-boost电路增强线性度的原理如下：
[0032] 设在没有gm-boost电路时，把有源负载电路等效为Rout,把第一醒OS晶体管醒1的 源极阻抗(第SPM0S晶体管PM3的等效电阻和第四PM0S晶体管PM4的等效电阻并联)等效为 Rs，电路如图3所示，该电路为典型的带源极负反馈电阻的共源放大电路，由辅助定理易得 电路的增益A为：
[0033] A = -Gm · Rout (1)
[0034] 设Gm为输入电路的输入等效跨导，可得：
[0035]
(2)
[0036] 其中抑功第一NM0S晶体管NM1的跨导，当抑i〉〉l/Rs时，Gm>l/Rs，即：
[0037] A = R〇ut/Rs (3)
[0038] 由式(2)和(3)可知，当gmi〉〉lAs时，增益随着Rs的线性变化而变化，电路的线性度 高，但是随着第SNM0S晶体管醒3和第四NM0S晶体管NM4栅极电压增加，等效电阻Rs降低，gmi 〉〉1/Rs不再成立，运将严重影响电路的线性度。
[0039] 下面分析gm-boost电路的作用，即考虑第SPM0S晶体管PM3和第四PM0S晶体管PM4 的作用，本发明的等效电路如图4所示，图4电路的小信号模型如图5所示。加入测试信号Vt， 巧聯电流为It，r。功第一 NM0S晶体管醒1的沟道电阻，gmb功第一 NM0S晶体管醒1衬偏效应等 效跨导，Vg3为第立醒05晶体管醒3的栅极电压，抑3为第立醒05晶体管醒3的跨导，。3为第立 NM0S晶体管醒3的沟道电阻，设输入信号Vin为0,又Vg3 = V〇ut，根据图5小信号模型电路的K化 方程可得：
[0042] 因为Rout远小于。油式(4)和巧)得从第一NM0S晶体管NM1源极看进去的电阻Rt为：
[0043]
[0044] 由此可见，引入gm-boost电路后从第一醒0S晶体管醒1源极看进去的阻抗比单纯 的只有源极退化电阻(如图3所示）的情况下要小抑3*Rout。因此，由源极跟随器电路特性可得 知，第一 NM0S晶体管醒1栅极到源极的增益Ag-s为：
[0045]
[0046] 由典型的源极跟随器电路特性可易知，加入gm-boost电路后电路输入等效跨导增 加了约抑3*Rnut倍，因此电路的线性度得到提高。
[0047] 进一步作为优选的实施方式，所述增益控制电路包括第Ξ醒0S晶体管醒3和第四 醒0S晶体管醒4，所述第Ξ醒0S晶体管醒3的栅极和第四醒0S晶体管醒4的栅极均连接至增 益控制电压端，所述第^NMOS晶体管NM3的源极和第四NM0S晶体管NM4的源极均连接至第一 醒0S晶体管醒1的源极，所述第Ξ醒0S晶体管醒3的漏极和第四NM0S晶体管醒4的漏极均连 接至第二NMOS晶体管醒2的源极。
[004引其中，1/Rs是第Ξ醒0S晶体管匪3和第四匪0S晶体管醒4等效导纳之和的2倍，即 有：
[0049]
[0052] 其中μη,3和μη,4分别为第SNM0S晶体管醒3和第四醒0S晶体管醒4中的载流子迁移 率，Cox,3和Cox,4分别为第SNM0S晶体管醒3和第四NM0S晶体管ΝΜ4的沟道和栅极形成的单位 面积电容，和(^)_1分别为第^醒〇5晶体管醒3和第四醒0S晶体管醒4的宽长比，Vgs3和 I.J Lj Vgs4分别是第Ξ醒OS晶体管醒3和第四醒OS晶体管醒4的栅-源电压，Vth3和Vth4分别为第Ξ 醒0S晶体管醒3和第四醒0S晶体管醒4的阔值电压。Vds日和Vds6分别是第五醒0S晶体管醒5和 第六NM0S晶体管NM6的栅漏电压，可W将VGA的增益进一步写成：
Vds5-VTH3，b2 =-Vds日-Vth4，则VGA的增益表达式为：
[005引 A=A3+A4 (15)
[0化9] A3 = ai(x+bi) (16)
[0060] A4 = a2(x+b2) (17)
[0061 ]当采用Ξ级运种VGA结构进行级联，通过合理选择第SNMOS晶体管NM3和第四NMOS 晶体管醒4的类型W及长宽比能够使得整个VGA总的增益表达式近似等于Aaii。又由数学公 式：
[0062] 日。(针6)。>3古皆+6-。（当x>n-b时成立)得；
[0063] Aaii>27a3eX+b-3 (18)
[0064] 由式（18)可知，VGA增益为Aaii，控制电压为X，根据该特性得W实现增益与控制电 压的指数关系(地线性)特性。其叫
[0065] 进一步作为优选的实施方式，所述电流源电路包括第五匪0S晶体管NM5和第六 醒OS晶体管醒6，所述第五醒OS晶体管醒5的栅极和第六醒OS晶体管醒6的栅极均连接至偏 置电压端，所述第五醒0S晶体管醒5的源极和第六醒0S晶体管醒6的源极均与地连接，所述 第五NM0S晶体管醒5的漏极分别与第一 NM0S晶体管醒1的源极、第SPM0S晶体管PM3的漏极、 第Ξ醒0S晶体管醒3的源极和第四醒0S晶体管NM4的源极相连接，所述第六醒0S晶体管醒6 的漏极分别与第二NM0S晶体管醒2的源极、第四PM0S晶体管PM4的漏极、第SNM0S晶体管醒3 的漏极和第四NM0 S晶体管NM4的漏极相连接。
[0066]其中，把有源负载分离出来进行独立分析，如图6所示，有源负载电路的小信号模 型如图7所示。其中，r〇i、。2、。日和r〇6分别为第一 PM0S晶体管PM1、第二PM0S晶体管PM2、第五 PM0S晶体管PM5和第六PM0S晶体管PM6的沟道电阻，Vg5和Vg6分别为第五PM0S晶体管PM5和第 六PM0S晶体管PM6的栅极电压，抑为第五PM0S晶体管PM5和第六PM0S晶体管PM6的跨导。对上 述电路进行S域分析有：
[007U 设Ri=R2 = R0，Cl = C2 = C，R3 = R4 = R，r0i = r02，r05 = r06。由于电路的对称性，由式 (19)~(22)可得：
[0072]
[0073] 由式(23)可知，有源负载会引入零点和极点，其中我们关注的零点为：
[0074] 脚2=·^ (2斗） 及C
[0075] 只要调配得当，新引入的零点就会抵消主极点，使增益增加，带宽得W扩展。
[0076] 参考图2,本发明实施例中，能采用Ξ个本发明可变增益放大器进行级联，Ξ个可 变增益放大器结构相同但器件参数不相同，采用180皿CMOS工艺设计，直接禪合构造出VGA 输出与输入之间的地线性近似关系。第一可变增益放大器的输出端通过第二可变增益放大 器进而连接至第Ξ可变增益放大器的输入端，运样第二可变增益放大器将第一可变增益放 大器的输出信号进行放大，然后第Ξ可变增益放大器又将第二可变增益放大器的输出信号 放大，Ξ个可变增益放大器连接同一个增益控制电压端，运样通过Ξ个可变增益放大器，使 得整个可变增益放大器具有较高的增益。
[0077] 参考图8和图9,本实施例中对电路进行后仿真，结果显示，最高增益为67地，最小- 3地带宽为125MHz (如图8所示）。不同的控制电压VC可W改变VGA的增益（如图9所示），控制 电压的VC与VGA的增益有较宽的地线性范围：-25地~37地，即62地(如图10所示）。地线性曲 线的拟合与地线性误差如图η和图12所示，在地线性范围-25地~37地中，地线性误差小于 ± 1地。
[0078] 从上述内容可知，本发明一种新型低复杂度宽带可变增益放大器不需要指数发生 电路即可实现输出与输入的地线性关系，其通过gm-boost电路有效增强VGA的等效输入跨 导，使得VGA能具有较高的线性度和较宽的地线性范围，同时通过有源负载电路能在不增加 VGA功耗的前提下，大大扩展VGA的带宽。
[0079] W上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施 例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替 换，运些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【主权项】
1. 一种新型低复杂度宽带可变增益放大器，其特征在于:包括有源负载电路、电流源电 路、差分输入电路、gm-b 〇〇St电路和增益控制电路，所述有源负载电路分别与gm-boost电路 和差分输入电路连接，所述电流源电路分别与差分输入电路、gm-boost电路和增益控制电 路连接。2. 根据权利要求1所述的一种新型低复杂度宽带可变增益放大器，其特征在于:所述有 源负载电路包括第一 PM0S晶体管、第二PM0S晶体管、第五PM0S晶体管、第六PM0S晶体管、第 一电阻、第二电阻、第三电阻、第四电阻、第一电容和第二电容，所述第一PM0S晶体管的源 极、第二PM0S晶体管的源极、第五PM0S晶体管的源极和第六PM0S晶体管的源极均连接至电 源端，所述第五PM0S晶体管的栅极通过第三电阻连接至第一 PM0S晶体管的栅极，所述第六 PM0S晶体管的栅极通过第四电阻连接至第二PM0S晶体管的栅极，所述第一 PM0S晶体管的栅 极和第二PM0S晶体管的栅极相连接，所述第一 PM0S晶体管的栅极通过第一电阻连接至第一 PM0S晶体管的漏极，所述第二PM0S晶体管的栅极通过第二电阻连接至第二PM0S晶体管的漏 极，所述第五PM0S晶体管的栅极通过第一电容连接至第二PM0S晶体管的漏极，所述第六 PM0S晶体管的栅极通过第二电容连接至第一 PM0S晶体管的漏极，所述第一 PM0S晶体管的漏 极分别与第五PM0S晶体管的漏极、差分输入电路和gm-b〇〇 s t电路连接，所述第二PM0S晶体 管的漏极分别与第六PM0S晶体管的漏极、差分输入电路和gm-boost电路连接，所述第一 PM0S晶体管的漏极连接至负极输出端，所述第二PM0S晶体管的漏极连接至正极输出端。3. 根据权利要求2所述的一种新型低复杂度宽带可变增益放大器，其特征在于：差分 输入电路包括第一 NM0S晶体管和第二NM0S晶体管，所述第一 NM0S晶体管的漏极与第一 PM0S 晶体管的漏极相连接，所述第一 NM0S晶体管的源极分别与gm-boost电路、增益控制电路和 电流源电路相连接，所述第二NM0S晶体管的漏极与第二PM0S晶体管的漏极相连接，所述第 二匪0S晶体管的源极分别与gm-boos t电路、增益控制电路和电流源电路相连接，所述第一 NM0S晶体管的栅极连接至正极输入端，所述第二NM0S晶体管的栅极连接至负极输入端。4. 根据权利要求3所述的一种新型低复杂度宽带可变增益放大器，其特征在于：所述 gm-boost电路包括第三PM0S晶体管和第四PM0S晶体管，所述第三PM0S晶体管的源极和第四 PM0S晶体管的源极均连接至电源端，所述第三PM0S晶体管的栅极分别与第一 NM0S晶体管的 漏极和第一 PM0S晶体管的漏极相连接，所述第三PM0S晶体管的漏极与第一 NM0S晶体管的源 极连接，所述第四PM0S晶体管的栅极分别与第二NM0S晶体管的漏极和第二PM0S晶体管的漏 极相连接，所述第四PM0S晶体管的漏极与第二NM0S晶体管的源极连接。5. 根据权利要求4所述的一种新型低复杂度宽带可变增益放大器，其特征在于:所述增 益控制电路包括第三匪0S晶体管和第四匪0S晶体管，所述第三NM0S晶体管的栅极和第四 NM0S晶体管的栅极均连接至增益控制电压端，所述第三NM0S晶体管的源极和第四匪0S晶体 管的源极均连接至第一 NM0S晶体管的源极，所述第三NM0S晶体管的漏极和第四NM0S晶体管 的漏极均连接至第二NM0S晶体管的源极。6. 根据权利要求5所述的一种新型低复杂度宽带可变增益放大器，其特征在于:所述电 流源电路包括第五NM0S晶体管和第六NM0S晶体管，所述第五NM0S晶体管的栅极和第六NM0S 晶体管的栅极均连接至偏置电压端，所述第五NM0S晶体管的源极和第六NM0S晶体管的源极 均与地连接，所述第五NM0S晶体管的漏极分别与第一匪0S晶体管的源极、第三PM0S晶体管 的漏极、第三NM0S晶体管的源极和第四NM0S晶体管的源极相连接，所述第六NM0S晶体管的 漏极分别与第二WOS晶体管的源极、第四PMOS晶体管的漏极、第三NMOS晶体管的漏极和第 四NM0S晶体管的漏极相连接。
【文档编号】H03F1/42GK106059512SQ201610364075
【公开日】2016年10月26日
【申请日】2016年5月26日
【发明人】吴朝晖, 陈振业, 赵明剑, 李斌
【申请人】华南理工大学