一种射频功率放大器及射频芯片的制作方法
【专利摘要】本发明提供一种射频功率放大器及射频芯片，增加设置了静电释放电路，静电释放电路包括一个二极管或串联的多个二极管。静电释放电路在射频功率放大器和射频芯片正常工作以及电源负向放电过程中不起作用，不影响射频功率放大器的正常使用和电源的负向放电；而当电源正向放电时，静电释放电路导通，在静电释放电路的脉冲电压激励下，将第一偏置电路与偏置电压连接点处的节点的电压抬升，得到瞬时高压，从而将共源共栅射频放大电路中的第一晶体管和第二晶体管的控制端电压抬升，使得共源共栅射频放大电路中的第一晶体管和第二晶体管导通，实现射频功率放大器的电源正向放电，使得射频功率放大器不仅具有电源负向放电功能还能兼顾电源正向放电。
【专利说明】
_种射频功率放大器及射频芯片
技术领域
[0001]本发明涉及射频集成电路技术领域，尤其涉及一种射频功率放大器及射频芯片。
【背景技术】
[0002]射频功率放大器是各种无线通信应用中必不可少的关键部件，用于将收发信机输出的已调制射频信号进行功率放大，以满足无线通信所需的射频信号的功率要求。
[0003]图1为现有技术中提供的射频功率放大器。其中，晶体管116的栅极与输入端RFin、电阻114的一端及晶体管115的漏极相连，晶体管116的源极与地连接，晶体管116的漏极与晶体管119的源极相连；晶体管119的栅极与电阻117的一端、电容118的一端相连，晶体管119的漏极与电感120的一端及输出端RFout相连;晶体管116和晶体管119组成了射频功率放大器的共源共栅放大电路。
[0004]电阻117和电容118组成共栅晶体管119的偏置电路，该偏置电路的一端连接偏置电压VBias，另一端与共栅晶体管119的栅极相连；电阻106、电阻108、电阻109、电阻113、电阻114、晶体管107、晶体管110、晶体管112共同组成共源晶体管116的偏置电路，该偏置电路的一端连接偏置电压VBias，另外一端连接共源晶体管116的栅极。偏置电压VBias通过偏置电路分别给晶体管116及晶体管119栅极供电。电容101、电容111、电容118、电容121起到滤波作用。电感120起隔交流通直流的作用。
[0005]由于射频功率放大器中晶体管116和晶体管119的栅宽很大，通过电流能力极强，以25mm管子为例，能过的电流约为10A。因此，现有技术中采用晶体管116与晶体管119组成的共源共栅放大电路进行放电，可以极大地提高电源Vcc的静电的放电能力。
[0006]但现有技术中提供的射频功率放大电路，只能实现电源Vcc的负向放电而无法兼顾电源Vcc的正向放电。
【发明内容】
[0007]有鉴于此，本发明提供一种射频功率放大器及射频芯片，以解决现有技术中射频功率放大器的电源Vcc只能负向放电，无法兼顾正向放电的问题。
[0008]为实现上述目的，本发明提供如下技术方案:
[0009]—种射频功率放大器，包括:共源共栅射频放大电路、偏置电压、第一偏置电路、第二偏置电路和静电释放电路；
[0010]所述共源共栅射频放大电路包括第一晶体管、第二晶体管和电源；
[0011]所述电源通过所述静电释放电路连接所述第二偏置电路的一端，所述静电释放电路包括一个二极管或串联的多个二极管；
[0012]所述电源通过所述静电释放电路中的至少一个二极管连接所述第一偏置电路的一端和所述偏置电压；
[0013]所述第一偏置电路的另一端与所述第一晶体管的控制端相连；
[0014]所述第二偏置电路的另一端与所述第二晶体管的控制端相连。
[0015]优选地，所述第一偏置电路包括:第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第三晶体管、第四晶体管、第五晶体管、第六晶体管；
[0016]所述第一电阻的一端与所述第三晶体管的第一端、所述第五晶体管的第一端相连，并与所述偏置电压相连；
[0017]所述第一电阻的另一端连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端；
[0018]所述第三晶体管的第二端连接所述第三电阻的一端，所述第三电阻的另一端接地；
[0019]所述第四晶体管的控制端连接所述第二电阻的一端，所述第二电阻的另一端连接所述第三晶体管的第二端，所述第四晶体管的第二端接地；
[0020]第五晶体管的第二端通过第四电阻接地，且与第五电阻的一端相连；
[0021]所述第五电阻的另一端与所述第一晶体管的控制端相连，并与所述第六晶体管的第一端相连；
[0022]所述第六晶体管的控制端和第二端相连并接地。
[0023]优选地，所述第一电阻为可变电阻，所述可变电阻包括:第六电阻、第七电阻、第八电阻以及第七晶体管和第八晶体管；
[0024]所述第六电阻的一端与所述第七晶体管的第一端相连，并与所述偏置电压相连；
[0025]所述第六电阻的另一端与所述第七电阻的一端相连，并与所述第七晶体管的控制端相连；
[0026]所述第七电阻的另一端与所述第八电阻的一端相连，并与所述第八晶体管的控制端相连；
[0027]所述第七晶体管的第二端与所述第八晶体管的第一端相连；
[0028]所述第八电阻的另一端与所述第八晶体管的第二端相连，并连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端。
[0029]优选地，所述第一晶体管至所述第八晶体管为类型相同的晶体管，均为场效应晶体管或双极型晶体管。
[0030]优选地，所述静电释放电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的静电释放电路。
[0031]优选地，所述第二偏置电路包括:第九电阻和第一电容，所述第九电阻的一端与所述静电释放电路相连，另一端与所述第二晶体管的控制端相连，并通过所述第一电容接地。
[0032]优选地，所述静电释放电路连接所述电源的一端为二极管的正极，连接所述第一偏置电路或第二偏置电路的一端为二极管的负极。
[0033]优选地，还包括第二电容、第三电容和第四电容；
[0034]所述第二电容的一端连接所述偏置电压，另一端接地；
[0035]所述第三电容的一端连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端，另一端接地；
[0036]所述第四电容的一端连接所述电源，另一端接地。
[0037]本发明还提供一种射频芯片，包括上面所述的射频功率放大器以及射频输入端口、射频输出端口、偏置电压端口、偏置电压控制端口、地端口。
[0038]优选地，所述射频芯片为采用GaAspHEMT工艺制作而成的射频芯片。
[0039]经由上述的技术方案可知，本发明提供的射频功率放大器及射频芯片，增加设置了静电释放电路，静电释放电路在射频功率放大器和射频芯片正常工作以及电源负向放电过程中不起作用，不影响射频功率放大器的正常使用和电源的负向放电；而当电源正向放电时，电源电压与偏置电压之间的电压差大于静电释放电路导通电压，静电释放电路导通，在静电释放电路的脉冲电压激励下，将第一偏置电路与偏置电压连接点处的节点的电压抬升，得到瞬时高压，从而将共源共栅射频放大电路中的第一晶体管和第二晶体管的控制端电压抬升，使得共源共栅射频放大电路中的第一晶体管和第二晶体管导通，实现射频功率放大器的电源正向放电，进而对射频功率放大器及射频芯片起到保护作用，使得所述射频功率放大器不仅具有电源负向放电功能还能兼顾电源正向放电。
【附图说明】
[0040]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0041]图1为现有技术中提供的射频功率放大器；
[0042]图2为本发明实施例提供的一种射频功率放大器；
[0043]图3为本发明实施例提供的不同电阻阻值度放电通路的影响示意图；
[0044]图4为本发明实施例提供的可变电阻结构；
[0045]图5为可变电阻仿真结果示意图；
[0046]图6为可变电阻中不同电阻组合的仿真结果示意图；
[0047]图7为本发明实施例提供的另一种射频功率放大器。
【具体实施方式】
[0048]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0049]静电是一种客观存在的自然现象，产生的方式有多种，如接触、摩擦、电器间感应等。静电具有长时间积累、高电压、低电能、作用时间短等特点。ESD(静电释放)测试是芯片在应用前必须经过的一项测试指标。根据ESD产生的原因及其对集成电路放电的方式不同，ESD放电模型分为以下四类:1)人体放电模式(HBM);2)机器放电模式(MM);3)组件充电模式(CDM) ;4)电场感应模式(FIM)。其中，HBM是需要重点关注的放电模式。
[0050]由于人体是一个导体，通常人体上面会存在一定的静电，在射频芯片的使用过程中，当带静电的人体接触芯片时，很容易发生静电放电，会在芯片引脚上面产生一个瞬时的高压。如果芯片缺乏必要的防护措施，很容易导致芯片的损坏，为此在集成电路设计中通常会设计专门的ESD(静电释放)保护电路来避免芯片中的晶体管因为高压而击穿。
[0051 ]现有技术提供的射频功率放大器中，当电源Vcc进行负向放电时，电源Vcc电压为负电压，共源共栅射频放大电路中晶体管116的源极接地，晶体管116及晶体管119的Vgd(栅极与漏极之间的电压差)很容易大于等于晶体管的开启电压Vth，使得晶体管116和119迅速打开进行放电。
[0052]但当电源Vcc进行正向放电时，即电源Vcc为正电压时，由于晶体管116及晶体管119的Vgs(栅极与源极之间的电压差)不能大于等于晶体管的开启电压Vth，使得晶体管116和119不能打开进行放电工作。
[0053]基于上述分析，发明人经研究提供一种射频功率放大器，增加设置静电释放电路，对共源共栅射频放大电路的两个晶体管的栅极电压起到抬升作用，从而使得电源Vcc为正电压时，也能使共源共栅射频放大电路的两个晶体管打开，进而使电源Vcc进行静电释放。具体技术方案请见以下实施例。
[0054]实施例一
[0055]本发明实施例提供一种射频功率放大器，包括共源共栅射频放大电路、偏置电压、第一偏置电路、第二偏置电路和静电释放电路，所述共源共栅射频放大电路包括第一晶体管、第二晶体管和电源;所述电源通过所述静电释放电路连接所述第二偏置电路的一端，所述静电释放电路包括一个二极管或串联的多个二极管;所述电源通过所述静电释放电路中的至少一个二极管连接所述第一偏置电路的一端和所述偏置电压;所述第一偏置电路的另一端与所述第一晶体管的控制端相连;所述第二偏置电路的另一端与所述第二晶体管的控制端相连。
[0056]所述共源共栅射频放大电路包括第一晶体管、第二晶体管和电源，其中电源连接第二晶体管的第一端，第二晶体管的第二端连接第一晶体管的第一端，第一晶体管的第二端接地，第一晶体管的控制端连接射频功率放大器的输入端，第二晶体管的第一端连接射频功率放大器的输出端，第二晶体管的控制端通过滤波电容接地，本实施例中所述共源共栅射频放大电路还包括位于电源与第二晶体管的第一端之间的电感，所述电感起隔交流通直流的作用。所述电源通过电容接地，所述电容起到滤波作用。
[0057]需要说明的是，本实施例中所述第二晶体管为共栅晶体管，第一晶体管为共源晶体管。
[0058]另外，本实施例中不限定所述第一偏置电路和所述第二偏置电路的具体结构，只要能够实现将偏置电压连接到所述第一晶体管和所述第二晶体管的控制端即可。
[0059]如图2所示，所述第一偏置电路包括:第一电阻206、第二电阻208、第三电阻209、第四电阻213、第五电阻214、第三晶体管210、第四晶体管207、第五晶体管212、第六晶体管215。
[0060]第一电阻206的一端，即图2中所示A点，与第三晶体管210的第一端、第五晶体管212的第一端相连，并与偏置电压VBias相连;第一电阻206的另一端，即图2中所示B点，连接第三晶体管210的控制端、第五晶体管212的控制端以及第四晶体管207的第一端;第三晶体管210的第二端连接第三电阻209的一端，第三电阻209的另一端接地;第四晶体管207的控制端连接第二电阻208的一端，第二电阻208的另一端连接第三晶体管210的第二端，第四晶体管207的第二端接地;第五晶体管212的第二端通过第四电阻213接地，且与第五电阻214的一端相连;第五电阻214的另一端与第一晶体管216的控制端相连，并与第六晶体管215的第一端相连;第六晶体管215的控制端和第二端相连并接地。
[0061]第二偏置电路包括:第九电阻217和第一电容218，第九电阻217的一端与静电释放电路triggerl相连，另一端与第二晶体管219的控制端相连，并通过第一电容218接地。
[0062]所述静电释放电路包括一个二极管或串联的多个二极管。即本实施例中，静电释放电路包括至少一个二极管。当所述静电释放电路仅包括一个二极管时，二极管的正极连接共源共栅射频放大电路的电源Vcc，二极管的负极连接偏置电压VBias以及第一偏置电路和第二偏置电路的公共端，也即图2中所示的节点A。
[0063]在实际工作中，只要保证电源Vcc正向放电时，Vcc与VBias之差大于该二极管的导通电压即可，当所述射频功率放大器正常工作时以及电源Vcc负向放电时，电源Vcc电压较低，二极管不导通，不影响射频功率放大器的正常工作以及电源Vcc负向放电过程。而当电源Vcc正向放电时，电源Vcc提供给二极管一个脉冲电压，二极管导通，在该脉冲电压的激励下，能够相应把A节点的瞬态电压抬升，从而使得第二晶体管219和第一晶体管216的控制端电压被抬升，使得控制端电压与第二端压差大于等于晶体管的开启电压，第二晶体管219和第一晶体管216导通，进而使得电源Vcc与地接通，进行正向放电。
[0064]在本发明的其他是实施例中，静电释放电路还可以为包括多个二极管的二极管串，如图2中triggerl所示，多个二极管(图中二极管231、二极管232、二极管233、二极管234、二极管235、二极管236、二极管237、二极管238、二极管239、二极管240)相互串联，正负极首尾相接，且位于一端的二极管(如图中所示二极管231)的正极连接所述电源，位于另一端的二极管(如图中所示二极管240)的负极连接所述第一偏置电路或第二偏置电路的一端。图2中所示位于另一端的二极管的负极连接所述第二偏置电路的一端，而第一偏置电路的一端接二极管串中间的一个节点。在本发明的其他实施例中，所述第一偏置电路与所述第二偏置电路可以连接在同一端，再与二极管串一端的二极管负极相连，具体连接方式可以依据实际情况进行选择设置，本实施例中对此不做限定。
[0065]本实施例中也不限定连接到所述第一偏置电路的一端(图2中A点)的二极管的个数，即不限定位于电源Vcc与偏置电压VBias之间的二极管的个数;也不限定静电释放电路triggerl中二极管的个数，只要其满足电源Vcc接正向电压时，电源Vcc电压与偏置电压VBias电压之差大于两者之间的二极管串的电压差，能够将电源Vcc与偏置电压VBias之间的二极管导通即可。当电源Vcc接正向电压时，导通静电释放电路triggerl中位于电源Vcc与偏置电压VBias之间的二极管，从而将A节点的电压抬升，进而使得第二晶体管219和第一晶体管216的控制端电压被抬升，使得控制端电压与第二端压差大于等于晶体管的开启电压，第二晶体管219和第一晶体管216导通，进而使得电源Vcc与地接通，进行正向放电。
[0066]另外，如图2所示，本实施例提供的射频功率放大器还包括第二电容201、第三电容211和第四电容221;第二电容201的一端连接偏置电压VBias，另一端接地;第三电容211的一端连接第三晶体管210的控制端、第五晶体管212的控制端以及第四晶体管207的第一端，另一端接地;第四电容221的一端连接电源Vcc，另一端接地。第二电容201、第三电容211和第四电容221在所述射频功率放大器中起滤波作用。
[0067]本实施例提供的射频功率放大器的共源共栅射频放大电路还包括位于电源Vcc与第二晶体管219的第一端之间的电感220，电感220具有隔交流通直流的作用。共源共栅射频放大电路中第二晶体管的第一端连接射频输出端口 RFout;第一晶体管的控制端连接射频输入端口 RFin，从而实现射频功率放大功能。
[0068]射频功率放大器属于大信号器件，因此要求用于制造射频功率放大器的半导体器件具有高击穿电压、高电流密度等特性。相对于数字电路、模拟电路等小信号电路所普遍采用的基于Si的CMOS工艺，基于GaAs材料的HBT、pHEMT等工艺，由于其较高的击穿电压和载流子迀移速率，在射频功率放大器领域中得到了广泛的应用。因此，本实施例中不限定所述射频功率放大器的制作工艺。优选的所述射频功率放大器采用GaAs pHEMT工艺制作而成，相应的，本实施例中也不限定所述静电释放电路的制作工艺，优选地，所述静电释放电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的静电释放电路。
[0069]需要说明的是，本实施例中不限定所述第一晶体管至第六晶体管的具体类型，只要其类型相同即可，优选地，所述第一晶体管至第六晶体管均为NMOS管，或者第一晶体管至第六晶体管均为双极型晶体管。
[0070]进一步需要说明的是，当上述晶体管为场效应晶体管时，本实施例中可选的，第一端为上述晶体管的漏极、第二端为上述晶体管的源极、控制端为上述晶体管的栅极。在本发明的其他实施了中，第一端为上述晶体管的源极、第二端为上述晶体管的漏极、控制端为上述晶体管的栅极，本实施例对此不做限定，可以依据实际情况进行对应设置。
[0071]本发明实施例提供的射频功率放大器，在电源Vcc与第二偏置电路的一端之间增加设置了静电释放电路。所述静电释放电路包括至少一个二极管，所述电源Vcc通过所述静电释放电路中的至少一个二极管连接至所述偏置电压VBias。电源Vcc与偏置电压VBias之间的二极管在射频功率放大器正常工作或电源Vcc负向放电过程中不导通，从而使射频功率放大器正常工作或电源Vcc负向放电过程不受影响。而当电源Vcc为正电压时，电源Vcc与偏置电压VBias之间的二极管在射频功率放大器正常工作或电源Vcc负向放电过程中导通，且在电源Vcc给静电释放电路的脉冲电压激励下，偏置电压处节点的电压被抬升，能够得到瞬态高压，进而使得共源共栅射频放大电路中的第一晶体管和第二晶体管控制端电压抬升，第一晶体管和第二晶体管导通，使得电源Vcc放电，即实现了电源Vcc的正向放电。
[0072]实施例二
[0073]本实施例提供一种射频功率放大器，包括共源共栅射频放大电路、偏置电压、第一偏置电路、第二偏置电路和静电释放电路。
[0074]如图7所示，共源共栅射频放大电路包括第二晶体管719、第一晶体管716、电源Vcc、第四电容721、电感720，其中，第一晶体管716的控制端连接射频输入端口 RFin，第二晶体管719的第一端连接射频输出端口 RFout ο其余部分连接关系与实施例一中相同，本实施例不进行详细描述，具体参见实施例一。
[0075]第二偏置电路包括第九电阻717和第一电容718;静电释放电路triggerl包括至少一个二极管，当包括多个二极管时，多个二极管首尾相接组成二极管串(图中二极管731、二极管732、二极管733、二极管734、二极管735、二极管736、二极管737、二极管738、二极管739、二极管740)，位于一端的二极管(如图中所示二极管731)的正极连接所述电源，位于另一端的二极管(如图中所示二极管740)的负极连接所述第一偏置电路的一端或连接所述第二偏置电路中第九电阻717的一端。
[0076]图7中所示位于另一端的二极管的负极连接所述第二偏置电路的一端，而第一偏置电路的一端接二极管串中间的一个节点。在本发明的其他实施例中，所述第一偏置电路与所述第二偏置电路可以连接在同一端，再与二极管串一端的二极管负极相连，具体连接方式可以依据实际情况进行选择设置，本实施例中对此不做限定。
[0077]本实施例中也不限定连接到所述第一偏置电路的一端(图7中所示A点)的二极管的个数，也不限定静电释放电路triggerl中二极管的个数，只要其满足电源Vcc接正向电压时，电源Vcc电压与偏置电压VBias电压之差大于两者之间的二极管串的电压差，能够将电源Vcc与偏置电压VBias之间的二极管导通即可。当电源Vcc接正向电压时，导通静电释放电路triggerl中位于电源Vcc与偏置电压VBias之间的二极管，从而将A节点的电压抬升，进而使得第二晶体管719和第一晶体管716的控制端电压被抬升，使得控制端电压与第二端压差大于等于晶体管的开启电压，第二晶体管719和第一晶体管716导通，进而使得电源Vcc与地接通，进行正向放电。
[0078]第一偏置电路包括第一电阻、第二电阻708、第三电阻709、第四电阻713、第五电阻714、第三晶体管710、第四晶体管707、第五晶体管712、第六晶体管715。
[0079]本实施例提供的射频功率放大器还包括第二电容701和第三电容711，第二电容701和第三电容711起滤波作用。
[0080]需要说明的是，本实施例中第一偏置电路、第二偏置电路、共源共栅射频放大电路、静电释放电路之间的连接关系以及各个电路内部各元件的连接关系与实施例一中相同，本实施例不进行详细描述，具体参见实施例一。在本发明的其他实施例中，第一偏置电路和第二偏置电路还可以包括其他电容、电阻等结构，本实施例中对此不做赘述。
[0081]需要说明的是，发明人发现在实际的电路中，电路AB之间的电阻会决定电源Vcc的正向放电速度。由图3可以看出，当Rab为O欧姆的时候，放电的速度是最快的。当Rab加大时，比如为3100欧姆时，放电的速度相对缓慢。可见，Rab电阻越小，放电的速度越快。但Rab的减小，会影响射频功率放大器的线性指标。因此，需要提供一种可变电阻结构，在射频功率放大器正常工作模式中，AB之间的电阻为相对较大的电阻，例如3100欧姆;在进行Vcc正向放电的模式下，AB之间的电阻尽可能的小。
[0082]图4提供了一种可变电阻结构。其中，晶体管445源极接地，栅极与电阻443的一端及电阻442的一端相连，漏极与晶体管444源极相连；晶体管444栅极与电阻442的另一端及电阻441的一端相连，漏极与电源VDD相连；电阻441的另一端接电源VDD;电阻443的另一端接地。
[0083]该可变电阻的仿真结果如图5所示，当VDD低于m2点所在处的电压值时，晶体管445及444未打开，相当于一个大电阻。当VDD高于m2点所在处的电压值时，晶体管445及444打开，可变电阻结构相当于一个小电阻。本仿真结果中，m2点所在处VDD = 5V，IDD = 0.002mA。
[0084]需要说明的是，电阻441、电阻442、电阻443的阻值可以依据实际电路的需求做不同的组合。对于同样3100欧姆的阻值，分配给电阻441、电阻442、电阻443的方式不一样，可变电阻的放电速度是不同的。
[0085]如图6所示，为不同电阻组合的仿真结果，电阻441、电阻442、电阻443的组合方式分别为2300欧姆/400欧姆/400欧姆、2700欧姆/200欧姆/200欧姆、2900欧姆/100欧姆/100欧姆。从图中可以看出，2300欧姆/400欧姆/400欧姆的放电速度最快，2900欧姆/100欧姆/100欧姆的放电速度相对较慢。且电路开启的转折电压也会有所不同，2300欧姆/400欧姆/400欧姆在VDD电压为3V的时候开启，2900欧姆/100欧姆/100欧姆在9V左右开启。优选2700欧姆/200欧姆/200欧姆作为本实施例中的组合方式。本发明实施例对电阻的组合方式和阻值不做限定。本实施例中所述可变电阻的阻值与电源Vcc以及晶体管444、晶体管445的开启电压有关。
[0086]如图7所示，本实施例中所述第一电阻为可变电阻，所述可变电阻包括:第六电阻741、第七电阻742、第八电阻743以及第七晶体管744和第八晶体管745;第六电阻741的一端与第七晶体管744的第一端相连，并与偏置电压VBias相连;第六电阻741的另一端与第七电阻742的一端相连，并与第七晶体管744的控制端相连;第七电阻742的另一端与第八电阻743的一端相连，并与第八晶体管745的控制端相连;第七晶体管744的第二端与第八晶体管745的第一端相连;第八电阻743的另一端与第八晶体管745的第二端相连，并连接第三晶体管710的控制端、第五晶体管712的控制端以及第四晶体管707的第一端。
[0087]本实施例中提供的射频功率放大器包括静电释放电路triggerl和可变电阻trigger2，当电源Vcc需要正向放电时，静电释放电路triggerl导通，提供给射频功率放大器的第一晶体管716的控制端及第二晶体管719的控制端一个电压抬升，使得第二晶体管719和第一晶体管716的控制端与第二端之间的电压差大于等于其开启电压Vth，进而使得第二晶体管719和第一晶体管716处于导通的状态，电源Vcc进行正向放电。
[0088]当射频功率放大器正常工作时，连入电路的可变电阻trigger〗是一个阻值较大的电阻；当电源Vcc进行正向放电的时候，A点电压被相应的抬高，当高于某一值时，可变电阻triggerf中的第七晶体管744与第八晶体管745被打开，相当于小电阻，从而提高了电源Vcc的正向放电速度。
[0089]需要说明的是，本实施例中不限定所述第一晶体管至第八晶体管的具体类型，只要其类型相同即可，优选地，所述第一晶体管至第八晶体管均为NMOS管，或者第一晶体管至第八晶体管均为双极型晶体管。
[0090]进一步需要说明的是，当上述晶体管为场效应晶体管时，本实施例中可选的，第一端为上述晶体管的漏极、第二端为上述晶体管的源极、控制端为上述晶体管的栅极。在本发明的其他实施了中，第一端为上述晶体管的源极、第二端为上述晶体管的漏极、控制端为上述晶体管的栅极，本实施例对此不做限定，可以依据实际情况进行对应设置。
[0091 ] 实施例三
[0092]本发明实施例还提供一种射频芯片，包括实施例一或实施例二提供的射频功率放大器，还包括射频输入端口、射频输出端口、偏置电压端口、偏置电压控制端口、地端口，从而实现射频功率放大功能。
[0093]需要说明的是，所述射频芯片为采用GaAspHEMT工艺制作而成的射频芯片。所述射频功率放大器中的静电释放电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的静电释放电路，在本发明的其他实施例中所述静电释放电路还可以与所述射频功率放大器中的共源共栅射频放大电路采用同一种工艺制作而成，本实施例对此不做限定。
[0094]需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0095]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种射频功率放大器，其特征在于，包括:共源共栅射频放大电路、偏置电压、第一偏置电路、第二偏置电路和静电释放电路； 所述共源共栅射频放大电路包括第一晶体管、第二晶体管和电源； 所述电源通过所述静电释放电路连接所述第二偏置电路的一端，所述静电释放电路包括一个二极管或串联的多个二极管； 所述电源通过所述静电释放电路中的至少一个二极管连接所述第一偏置电路的一端和所述偏置电压； 所述第一偏置电路的另一端与所述第一晶体管的控制端相连； 所述第二偏置电路的另一端与所述第二晶体管的控制端相连。2.根据权利要求1所述的射频功率放大器，其特征在于，所述第一偏置电路包括:第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第三晶体管、第四晶体管、第五晶体管、第六晶体管； 所述第一电阻的一端与所述第三晶体管的第一端、所述第五晶体管的第一端相连，并与所述偏置电压相连； 所述第一电阻的另一端连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端； 所述第三晶体管的第二端连接所述第三电阻的一端，所述第三电阻的另一端接地； 所述第四晶体管的控制端连接所述第二电阻的一端，所述第二电阻的另一端连接所述第三晶体管的第二端，所述第四晶体管的第二端接地； 第五晶体管的第二端通过第四电阻接地，且与第五电阻的一端相连； 所述第五电阻的另一端与所述第一晶体管的控制端相连，并与所述第六晶体管的第一端相连； 所述第六晶体管的控制端和第二端相连并接地。3.根据权利要求2所述的射频功率放大器，其特征在于，所述第一电阻为可变电阻，所述可变电阻包括:第六电阻、第七电阻、第八电阻以及第七晶体管和第八晶体管； 所述第六电阻的一端与所述第七晶体管的第一端相连，并与所述偏置电压相连； 所述第六电阻的另一端与所述第七电阻的一端相连，并与所述第七晶体管的控制端相连； 所述第七电阻的另一端与所述第八电阻的一端相连，并与所述第八晶体管的控制端相连； 所述第七晶体管的第二端与所述第八晶体管的第一端相连； 所述第八电阻的另一端与所述第八晶体管的第二端相连，并连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端。4.根据权利要求3所述的射频功率放大器，其特征在于，所述第一晶体管至所述第八晶体管为类型相同的晶体管，均为场效应晶体管或双极型晶体管。5.根据权利要求1所述的射频功率放大器，其特征在于，所述静电释放电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的静电释放电路。6.根据权利要求1所述的射频功率放大器，其特征在于，所述第二偏置电路包括:第九电阻和第一电容，所述第九电阻的一端与所述静电释放电路相连，另一端与所述第二晶体管的控制端相连，并通过所述第一电容接地。7.根据权利要求1所述的射频功率放大器，其特征在于，所述静电释放电路连接所述电源的一端为二极管的正极，连接所述第一偏置电路或第二偏置电路的一端为二极管的负极。8.根据权利要求1-7任意一项所述的射频功率放大器，其特征在于，还包括第二电容、第三电容和第四电容； 所述第二电容的一端连接所述偏置电压，另一端接地； 所述第三电容的一端连接所述第三晶体管的控制端、所述第五晶体管的控制端以及所述第四晶体管的第一端，另一端接地； 所述第四电容的一端连接所述电源，另一端接地。9.一种射频芯片，其特征在于，包括权利要求1-8任意一项所述的射频功率放大器以及射频输入端口、射频输出端口、偏置电压端口、偏置电压控制端口、地端口。10.根据权利要求9所述的射频芯片，其特征在于，所述射频芯片为采用GaAspHEMT工艺制作而成的射频芯片。
【文档编号】H03F1/52GK106059514SQ201610364408
【公开日】2016年10月26日
【申请日】2016年5月27日
【发明人】黄清华, 刘磊, 刘海玲, 李文昌
【申请人】宜确半导体（苏州）有限公司