一种系统复位电路及电子设备的制造方法
【专利摘要】本发明公开一种系统复位电路。其中，该系统复位电路包括第一直流斩波电路、第二直流斩波电路以及复位电路，第一直流斩波电路将第一直流电压转换成第二直流电压。第二直流斩波电路将第一直流电压转换成第三直流电压。当第一直流电压等于第二直流斩波电路的第一门限电压时，第二直流斩波电路进入关断状态，在处理器处于正常工作状态和系统电路处于正常工作状态时，第三直流电压跌落至复位电路的第二门限电压，将复位电路调整至待触发状态。本发明还公开一种电子设备。通过本发明，能够实现系统复位电路设计简单科学，能够节约生产成本，减轻系统负载。
【专利说明】
_种系统复位电路及电子设备
技术领域
[0001]本发明涉及电子技术领域，尤其涉及一种系统复位电路及电子设备。
【背景技术】
[0002]在一些微机系统中，为了确保微机系统电路能够稳定可靠工作，系统复位电路对微机系统来说，是必不可少的一部分。
[0003]现有多媒体音视频产品中，系统复位电路包括两种复位类型，一种是上电复位，另一种是掉电复位。请参考图1，图1是现有多媒体产品中的系统复位电路的结构示意图。如图1所示，该系统复位电路的3V3SB端上电时，Cl充电，Ql导通，从而使得MCU_RESET端保持高电平，其中，MCU_RESET端连接控制芯片。当Cl充电完成后，Ql截止，MCU_RESET端的电平为低电平，从而满足系统上电复位的需要。
[0004]当系统瞬间掉电时，第一电压输入端的12V电压开始下降，3V3SB端的电压不变，Q2导通。第一电压输入端的12V电压恢复供电时，3V3SB端的电压依然不变，Q2截止。因此，在Q2的导通时间内形成一个高电平复位脉冲，以实现系统复位。
[0005]当系统接收遥控器或者本机按键指令进入待机状态时，第一电压输入端的12V电压开始下降，Q2导通，但此时通过软件处理，系统控制RESET_C0N端拉到低电平，以维持MCU_RESET端低电平不变，因此避免系统在待机命令下复位。其中，RESET_C0N端连接控制芯片。
[0006]发明人在实现本发明的过程中，发现现有技术至少存在以下问题:上述系统复位电路需要增加一个掉电复位电路，因此该系统复位电路设计比较复杂。并且需要通过系统的软件设计来确保在待机状态时能关闭复位信号，才能保证系统正常工作，因此增加系统的负荷。
【发明内容】
[0007]为了克服上述技术问题，本发明实施例目的旨在提供一种系统复位电路及电子设备，以解决现有系统复位电路设计复杂的技术问题。
[0008]为解决上述技术问题，本发明实施例提供以下技术方案:
[0009]在第一方面，本发明实施例提供一种系统复位电路。所述系统复位电路包括:
[0010]第一直流斩波电路，用于将第一直流电压转换成第二直流电压，所述第二直流电压加载于系统电路，为所述系统电路提供电源;其中，所述第一直流电压为外部输入电压；
[0011]第二直流斩波电路，用于将所述第一直流电压转换成第三直流电压，所述第三直流电压加载于处理器，为所述处理器提供电源；
[0012]复位电路，用于分别与所述第二直流斩波电路和所述处理器连接，根据所述第三直流电压，产生复位信号，所述复位信号触发所述处理器进行复位，复位后的处理器触发所述系统电路进行复位；
[0013]当所述第一直流电压等于所述第二直流斩波电路的第一门限电压时，所述第二直流斩波电路进入关断状态，在所述处理器处于正常工作状态和所述系统电路处于正常工作状态时，所述第三直流电压跌落至所述复位电路的第二门限电压，将所述复位电路调整至待触发状态。
[0014]可选地，所述第二直流斩波电路包括:
[0015]第二直流斩波模块，包括第一电源输入引脚以及使能端引脚，所述第二直流斩波模块将所述第一直流电压转换成第三直流电压;所述第一直流电压加载于所述第一电源输入引脚；
[0016]门限电路，用于根据所述第一直流电压，产生加载于所述使能端引脚的使能电压， 并且通过所述使能电压控制所述第二直流斩波模块的工作状态。
[0017]可选地，所述门限电路包括:
[0018]稳压二极管，所述稳压二极管的负极和所述第一电源输入引脚连接；
[0019]第一电阻，所述第一电阻的一端和所述稳压二极管的正极连接；
[0020]第二电阻，所述第二电阻的一端分别与所述第一电阻的另一端和所述使能端引脚连接，所述第二电阻的另一端接地。
[0021]可选地，所述复位电路包括:[0〇22]第一电容，所述第一电容的一端接地；
[0023]复位芯片，包括第二电源输入引脚和复位信号输出引脚，所述第二电源输入引脚和所述第一电容的另一端连接，并且所述第三直流电压加载于所述第二电源输入引脚；
[0024]抗干扰电路，用于滤除干扰所述复位芯片输出的复位脉冲信号的杂波信号，所述抗干扰电路的一端和所述复位信号输出引脚连接，所述抗干扰电路的另一端和所述处理器连接。[〇〇25]可选地，所述抗干扰电路包括:[〇〇26]第三电阻，所述第三电阻的一端接地；
[0027]第四电阻，所述第四电阻的一端分别与所述复位信号输出引脚和所述第三电阻的另一端连接；[〇〇28]第二电容，所述第二电容的一端接地，并且所述第二电容的另一端分别与所述第四电阻的另一端和所述处理器连接。
[0029]在第二方面，本发明实施例提供一种电子设备。所述电子设备包括系统复位电路、 电源、系统电路以及处理器；
[0030]所述电源和所述系统复位电路连接，并且对所述系统复位电路加载第一直流电压；[〇〇31]所述系统复位电路包括:
[0032]第一直流斩波电路，用于将所述第一直流电压转换成第二直流电压，所述第二直流电压加载于所述系统电路，为所述系统电路提供电源；[〇〇33]第二直流斩波电路，用于将所述第一直流电压转换成第三直流电压，所述第三直流电压加载于所述处理器，为所述处理器提供电源；[〇〇34]复位电路，用于分别与所述第二直流斩波电路和所述处理器连接，根据所述第三直流电压，产生复位信号，所述复位信号触发所述处理器进行复位，复位后的处理器触发所述系统电路进行复位；
[0035]当所述第一直流电压等于所述第二直流斩波电路的第一门限电压时，所述第二直流斩波电路进入关断状态，在所述处理器处于正常工作状态和所述系统电路处于正常工作状态时，所述第三直流电压跌落至所述复位电路的第二门限电压，将所述复位电路调整至待触发状态。
[0036]可选地，所述第二直流斩波电路包括:
[0037]第二直流斩波模块，包括第一电源输入引脚以及使能端引脚，所述第二直流斩波模块将所述第一直流电压转换成第三直流电压;所述第一直流电压加载于所述第一电源输入引脚；
[0038]门限电路，用于根据所述第一直流电压，产生加载于所述使能端引脚的使能电压，并且通过所述使能电压控制所述第二直流斩波模块的工作状态。
[0039]可选地，所述门限电路包括:
[0040]稳压二极管，所述稳压二极管的负极和所述第一电源输入引脚连接；
[0041]第一电阻，所述第一电阻的一端和所述稳压二极管的正极连接；
[0042]第二电阻，所述第二电阻的一端分别与所述第一电阻的另一端和所述使能端引脚连接，所述第二电阻的另一端接地。
[0043]可选地，所述复位电路包括:
[0044]第一电容，所述第一电容的一端接地；
[0045]复位芯片，包括第二电源输入引脚和复位信号输出引脚，所述第二电源输入引脚和所述第一电容的另一端连接，并且所述第三直流电压加载于所述第二电源输入引脚；
[0046]抗干扰电路，用于滤除干扰所述复位芯片输出的复位脉冲信号的杂波信号，所述抗干扰电路的一端和所述复位信号输出引脚连接，所述抗干扰电路的另一端和所述处理器连接。
[0047]可选地，所述抗干扰电路包括:
[0048]第三电阻，所述第三电阻的一端接地；
[0049]第四电阻，所述第四电阻的一端分别与所述复位信号输出引脚和所述第三电阻的另一端连接；
[0050]第二电容，所述第二电容的一端接地，并且所述第二电容的另一端分别与所述第四电阻的另一端和所述处理器连接。
[0051]在本发明实施例中，当第一直流电压等于第二直流斩波电路的第一门限电压时，第二直流斩波电路进入关断状态。在处理器处于正常工作状态和系统电路处于正常工作状态时，第三直流电压跌落至复位电路的第二门限电压，将复位电路调整至待触发状态。一方面，本发明实施例的系统复位电路无需增加掉电复位电路，便可实现将复位电路调整至待触发状态，待下次系统上电时，便可以触发复位电路产生复位信号，从而将处理器和系统电路进行复位。另一方面，在系统待机状态下，即第一直流电压下降时，无需处理器的配合，便可以将复位电路调整至待触发状态，从而大大降低处理器的负荷。
【附图说明】
[0052]图1是现有多媒体产品中的系统复位电路的结构示意图；
[0053]图2是本发明实施例一提供的一种系统复位电路的电路原理框图；
[0054]图2a是本发明实施例一提供的一种系统复位电路的时序图；
[0055]图3是本发明实施例二提供的系统复位电路的电路原理框图；
[0056]图3a是本发明实施例二提供的系统复位电路中的第二直流斩波电路的电路结构连接示意图；
[0057]图3b是本发明实施例二提供的系统复位电路中的复位电路的电路结构连接示意图；[〇〇58]图4是本发明实施例三提供的一种电子设备的结构示意图。【具体实施方式】
[0059]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0060]实施例一[〇〇61]请参考图2,图2是本发明实施例一提供的一种系统复位电路的电路原理框图。如图2所示，该系统复位电路包括第一直流斩波电路11、第二直流斩波电路12以及复位电路 13。
[0062]外部电源10产生第一直流电压VI，并且将第一直流电压VI加载于第一直流斩波电路11的输入端。[〇〇63]在一些实施例中，该外部电源10可以是电子设备内部的电源管理系统通过将市电电源转换而成的，可以是电子设备内部的电池提供的，可以是先由电源管理系统将市电电源转换成第一电压，再由其它电压转换电路或者电压转换芯片模块处理而得来的。在本实施例中，外部电源10对系统复位电路输入的第一直流电压在电压处理方式上，无论采用何种方式而得来，只要该第一直流电压符合该电子设备内部的系统复位电路的需要，本领域技术人员结合实施例所训导的实施方式，均可以实现本发明目的。比如，在一些电子设备中，系统复位电路的第一直流电压可以是12V，可以是9V，可以是6V以及等等，本技术领域的人员可以根据系统复位电路的需要，设计电源电路或者采用集成芯片模块来产生12V或9V 或6V。
[0064]在本实施例中，第一直流斩波电路11将第一直流电压VI转换成第二直流电压V2。 在一些实施例中，第一直流斩波电路11可以是由各个分立器件组成的具有直流转直流功能的电路，也可以是采用直流转直流的转换芯片模块。设计者可以根据系统电路以及控制的需要，来设计第一直流斩波电路11，使第一直流斩波电路11输出对应的电压信号。比如，在本实施例中，第一直流斩波电路11是直流转直流的转换芯片模块，其将12伏的第一直流电压VI转换成5伏的第二直流电压V2。[〇〇65]在本实施例中，第二直流电压V2加载于系统电路14，为系统电路14提供电源。在一些电子设备中，系统电路14可以包括用于将输入模拟视频信号转换成数字信号的解码器， 可以包括将数字信号转换成模拟信号的数模转换器，可以包括解调芯片，可以包括内存，可以包括视频滤波电路，可以包括驱动液晶显示屏工作的驱动芯片以及等等。此处的系统电路是在电子设备中，具有配合其它外围电路的工作，从而实现特定功能的电路。在对系统电路提供电源时，由于不同电子设备中的系统电路类型的不同，系统电路所需的电源也不相同，因此，在一些实施例中，需要多个不同的第一直流斩波电路11为不同的系统电路提供不同的电压。比如说，一个第一直流斩波电路11将12V转换成5V，输送给解码器;另一个个第一直流斩波电路11还可以将12V转换成1.5V或者1.1V，输送给其它系统电路。
[0066]在本实施例中，外部电源10出现掉电情况时，即第一直流电压Vl出现跌落，当第一直流电压Vl跌落至一定范围电压时，第一直流斩波电路11输出的第二直流电压V2也会出现跌落。
[0067]在本实施例中，第二直流斩波电路12将第一直流电压Vl转换成第三直流电压V3，第三直流电压V3加载于处理器15，为处理器15提供电源。第二直流斩波电路12可以是由各个分立器件组成的具有直流转直流功能的电路，也可以是采用直流转直流的转换芯片模块。设计者可以根据处理器15输入电压的需要，来设计第二直流斩波电路12，使第二直流斩波电路12输出对应的电压信号。比如，在本实施例中，处理器所需供电电压是3.3V，第二直流斩波电路12是直流转直流的转换芯片模块，其将12伏的第一直流电压Vl转换成3.3V的第三直流电压V3。
[0068]在本实施例中，外部电源10出现掉电情况时，即第一直流电压Vl出现跌落，当第一直流电压Vl跌落至一定范围电压时，第二直流斩波电路12输出的第三直流电压V3也会出现跌落。
[0069]复位电路13分别与第二直流斩波电路12和处理器15连接，根据第三直流电压V3，产生复位信号，该复位信号触发处理器15进行复位，复位后的处理器15触发系统电路14进行复位。
[0070]在一些实施例中，复位电路13可以是有各个分立器件组成的具有复位功能的电路，也可以是具有复位功能的复位芯片。设计者可以根据设计的需要来选择复位电路。在本实施例中，复位电路是具有复位功能的复位芯片该复位芯片的电源输入端加载着第三直流电压V3。当第三直流电压V3超过该复位芯片的门限电压时，该复位芯片受到触发，从复位信号输出引脚输出一定的高电平，从而使处理器15得以复位，进而使复位后的处理器15触发系统电路14进行复位，从而完成对电子设备的复位。在本实施例中，该复位脉冲的高电平会持续200ms。当第三直流电压V3跌至该复位芯片的门限电压时，此时的复位芯片处于待触发状态。待下一次外部电源上电时，可以触发复位芯片产生复位信号。
[0071 ]请参考图2a，图2a是本发明实施例一提供的一种系统复位电路的时序图。如图2a所示，在tl时，系统复位电路上电，即第一直流电压Vl开始上升。值得提醒的是，此处的系统复位电路上电可以是瞬间掉电后的瞬间上电，也可以是持续一段时间掉电后的上电。在t2时间，第一直流电压Vl上升到足以使第二直流斩波电路12输出的第三直流电压V3超过复位芯片的门限电压时，复位芯片产生高电平的复位信号，该高电平复位信号持续的时间是从t2到t3。当第一直流电压Vl持续上升时，第二直流电压V2也开始上升，逐渐稳定，此时第一直流斩波电路11能够输出稳定的第二直流电压V2为系统电路14提供电源。同理，当第一直流电压Vl持续上升时，第三直流电压V3也开始上升，逐渐稳定，此时第二直流斩波电路12能够输出稳定的第三直流电压V3为处理器15提供电源。
[0072]在t4时，即第一直流电压Vl在A点开始下跌。此处造成下跌的原因有多种原因，可能是外部电源的插头和插座接触不良，可能是市电电网的电压波动造成外部电源出现下跌，可能是遥控器控制电子设备使电子设备处于待机状态，以及等等原因。此时第二直流电压V2和第三直流电压V3能够维持稳定的输出，从而使处理器15和系统电路14仍然处于正常工作的状态。
[0073]在t5时，当第一直流电压VI跌落至第二直流斩波电路12的第一门限电压时，即第一直流电压VI等于第二直流斩波电路12的第一门限电压时，第二直流斩波电路12进入关断状态，即第二直流斩波电路12在B点开始关断，并且第三直流电压V3开始下跌，此时，第二直流电压V2还处于正常并且稳定的电压状态，即第二直流电压V2能够正常地为系统电路14提供电源。值得注意的是，此时的处理器15还处于正常的工作状态。[〇〇74] 在t6时，在处理器15处于正常工作状态和系统电路14处于正常工作状态时，第三直流电压V3下跌至C点，即第三直流电压V3跌落至复位电路13的第二门限电压，将复位电路 13调整至待触发状态，以便下次系统上电时，便可以触发复位电路13产生复位信号，从而将处理器15和系统电路14进行复位。处理器15处于正常工作状态时，即处理器15的输入电压在C点时，至少意味着处理器15的门限电压小于复位电路13的第二门限电压，并且，系统电路14处于正常工作状态时，即系统电路的输入电压在D点时，至少意味着在D点前，第一直流斩波电路11能够在第一直流电压VI从t4至t6之间还可以持续输出稳定的电源，使系统电路 14仍然处于正常工作状态。此处还需强调地是，无论系统电路采用何种类型电路以及该系统电路所需的输入电源为何种电压值，只要满足在处理器15处于正常工作状态和系统电路 14处于正常工作状态时，第三直流电压V3跌落至复位电路13的第二门限电压，将复位电路 13调整至待触发状态的需求，均应当视为本发明的一种实施例。[〇〇75]在t7时，即在E点，第二直流电压V2开始下跌，即系统电路14进入由于供电电源不稳定而导致数据处理紊乱的状态。此时，第三直流电压V3的电压值可能大于处理器15的门限电压，也可能小于处理器15的门限电压。此处并不关心将复位电路13调整至待触发状态之后的处理器的工作状态，因为在C点时，已经将复位电路13调整至待触发状态，无论处理器的工作状态如何紊乱，下次系统上电时，便可以触发复位电路13产生复位信号，从而将处理器15和系统电路14进行复位，也将处理器15和系统电路14恢复至原状。
[0076]如上所述，系统电路14处于E点是，系统电路14开始进入数据处理紊乱状态。假如系统电路14的数据处理紊乱时间提前了，比如说系统电路14的输入电源，即第二直流电压 V2在F点开始下降。其中F点所对应的时间相对于D点对应的时间提前了。在该假设下，在第一直流电压VI的实际掉电过程中，有可能出现以下情形:如图2所示，第一直流电压VI的电压时序图上的G点和第三直流电压V3的电压时序图上的C点是同一时刻t6上的对应点。第一直流电压VI掉电时，在G点之前就开始上电，此时的第三直流电压V3还没下跌到C点就开始往回上升。即在该情形下，由于此时的第三直流电压V3大于复位电路13的第二门限电压，无法将复位电路13调整至待触发状态。因此，在该假设下，并且具有上述的情形时，由于系统电路14处于数据处理紊乱的状态，并且复位电路13还没处于触发状态，即使下次系统上电时，也无法实现复位处理器15,进一步，也无法使处理器15对系统电路14进行复位。因此，在处理器15处于正常工作状态和系统电路14处于正常工作状态时，第三直流电压V3跌落至复位电路13的第二门限电压，将复位电路13调整至待触发状态，待下次系统上电时，便可以触发复位电路13产生复位信号，从而将处理器15和系统电路14进行复位。[〇〇77]在一些实施例中，处理器15可以对系统电路14采用软件方式进行复位，也可以对系统电路14采用硬件方式进行复位。[〇〇78] 在t8时，第一直流电压VI上升至第二直流斩波电路12的第一门限电压时，即第一直流电压Vl上升至H点的电压时，第三直流电压V3开始上升。
[0079]在t9时，第三直流电压V3上升至复位电路13的第二门限电压时，即第三直流电压V3上升至J点的电压时，复位电路13产生高电平的复位信号，从而使处理器15和系统电路14进行复位。
[0080]在一些实施例中，系统电路14和处理器15可以分立的电路模块，也可以是集成于芯片中。
[0081]在一些实施例中，处理器15还可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，此处的处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其它这种配置。
[0082 ]在本实施例中，一方面，本发明实施例的系统复位电路无需增加掉电复位电路，便可实现将复位电路13调整至待触发状态，待下次系统上电时，便可以触发复位电路13产生复位信号，从而将处理器15和系统电路14进行复位。另一方面，在系统待机状态下，即第一直流电压Vl下降时，无需处理器15的配合，便可以将复位电路13调整至待触发状态，从而大大降低处理器15的负荷。
[0083]实施例二
[0084]请参考图3，图3是本发明实施例二提供的系统复位电路的电路原理框图。如图3所示，该系统复位电路包括:
[0085]第一直流斩波电路301，用于将第一直流电压301A转换成第二直流电压301B，第二直流电压301B加载于系统电路，为系统电路提供电源。其中，第一直流电压301A为外部电源300输入的电压。在本实施例中，系统正常工作情况下，第一直流电压301A的电压为12V，第二直流电压为5V，系统电路为解码器302。
[0086]第二直流斩波电路303，用于将第一直流电压301A转换成第三直流电压301C，第三直流电压301C加载于处理器304，为处理器304提供电源。在本实施例中，系统正常工作情况下，第三直流电压301C为3.3V，处理器的门限电压是2.17V，第二直流斩波电路303的第一门限电压是7V。
[0087]复位电路305，用于分别与第二直流斩波电路303和处理器304连接，根据第三直流电压301C，产生复位信号，复位信号触发处理器304进行复位，复位后的处理器304触发解码器302进行复位。复位电路305的第二门限电压是2.6V。
[0088]当系统掉电时，第一直流电压301A跌落至第二直流斩波电路303的第一门限电压7V时，即第一直流电压301A等于第二直流斩波电路303的第一门限电压7V，第二直流斩波电路303进入关断状态，在处理器304处于正常工作状态和解码器302处于正常工作状态时，第三直流电压301C跌落至复位电路305的第二门限电压，将复位电路305调整至待触发状态。
[0089]请参考图3a，图3a是本发明实施例二提供的系统复位电路中的第二直流斩波电路的电路结构连接示意图。如图3a所示，该第二直流斩波电路303包括第二直流斩波模块3031和门限电路3032。其中，第二直流斩波模块3031包括第一电源输入引脚IN、使能端引脚EN、接地端引脚GNDl以及电压输出引脚0UT，接地端引脚GNDl接地，电压输出引脚OUT分别与复位电路305和处理器304连接。此处，本实施例使能端引脚EN的触发电压是1.5V。
[0090] 第二直流斩波模块3031将第一直流电压301A转换成第三直流电压301C，第一直流电压301A加载于第一电源输入引脚IN。[〇〇91]门限电路302根据第一直流电压301A，产生加载于使能端引脚EN的使能电压，并且通过使能电压控制第二直流斩波模块301的工作状态。当该使能电压大于或等于1.5V时，第二直流斩波模块3031在工作。当该使能电压小于1.5V时，第二直流斩波模块3031被关断，停止工作，即此时的第三直流电压301C开始下跌。[〇〇92] 进一步的，如图3a所示，该门限电路3032包括稳压二极管ZD、第一电阻R1以及第二电阻R2,稳压二极管ZD的负极和第一电源输入引脚IN连接，第一电阻R1的一端和稳压二极管ZD的正极连接，第二电阻R2的一端分别与第一电阻R1的另一端和使能端引脚EN连接，第二电阻R2的另一端接地。此处的稳压二极管ZD的稳压值为5.6V，第一电阻R1的阻值为1000 欧姆，第二电阻R2的阻值为12000欧姆。当第一直流电压VI下降到7V之后，第二电阻R2的两端电压开始小于1.5V，即使能电压开始小于1.5V，从而开始关断第二直流斩波模块3031。 [〇〇93]请参考图3b，图3b是本发明实施例二提供的系统复位电路中的复位电路的电路结构连接示意图。如图3b所示，该复位电路305包括第一电容C1、复位芯片3051以及抗干扰电路3052。该第一电容C1的一端接地。该复位芯片3051包括第二电源输入引脚VCC、复位信号输出引脚RSTN以及接地端引脚GND2，第二电源输入引脚VCC和第一电容C1的另一端连接，并且第三直流电压301C加载于第二电源输入引脚VCC。抗干扰电路3052滤除干扰复位芯片 3051输出的复位脉冲信号的杂波信号，抗干扰电路3052的一端和复位信号输出引脚RSTN连接，抗干扰电路3052的另一端和处理器304连接。此处的第一电容C1是0.lyF，复位芯片3051 的第二门限电压是2.6V。[〇〇94] 进一步，如图3b所示，该抗干扰电路3052包括第三电阻R3、第四电阻R4以及第二电容C2,第三电阻R3的一端接地，第四电阻R4的一端分别与复位信号输出引脚RSTN和第三电阻R3的另一端连接，第二电容C2的一端接地，并且第二电容C2的另一端分别与第四电阻R4 的另一端和处理器304连接。此处的二电容C2是1000pF，第三电阻R3是47000欧姆，第四电阻 R4是1000欧姆。第四电阻R4和第二电容C2能够滤除来自电磁场的干扰脉冲，第三电阻R3能够降低干扰脉冲的幅度。
[0095]在本实施例中，一方面，本发明实施例的系统复位电路无需增加掉电复位电路，便可实现将复位电路305调整至待触发状态，待下次系统上电时，便可以触发复位电路305产生复位信号，从而将处理器304和解码器302进行复位。另一方面，在系统待机状态下，即第一直流电压301A下降时，无需处理器304的配合，便可以将复位电路305调整至待触发状态， 从而大大降低处理器304的负荷。[〇〇96] 实施例三
[0097]请参考图4,图4是本发明实施例三提供的一种电子设备的结构示意图。如图4所示，该电子设备包括系统复位电路41、电源42、系统电路43以及处理器44。电源42和系统复位电路41连接，并且对系统复位电路41加载第一直流电压。系统复位电路41分别与系统电路43和处理器44连接。[〇〇98]进一步的，如图4所示，系统复位电路41包括第一直流斩波电路411、第二直流斩波电路412以及复位电路413。第一直流斩波电路411用于将第一直流电压转换成第二直流电压，第二直流电压加载于系统电路，为系统电路提供电源。第二直流斩波电路412,用于将第一直流电压转换成第三直流电压，第三直流电压加载于处理器，为处理器提供电源。复位电路413用于分别与第二直流斩波电路412和处理器44连接，根据第三直流电压，产生复位信号，复位信号触发处理器44进行复位，复位后的处理器44触发系统电路43进行复位。
[0099]当第一直流电压等于第二直流斩波电路412的第一门限电压时，第二直流斩波电路412进入关断状态，在处理器44处于正常工作状态和系统电路43处于正常工作状态时，第三直流电压跌落至复位电路413的第二门限电压，将复位电路413调整至待触发状态。
[0100]进一步的，第二直流斩波电路412包括第二直流斩波模块、门限电路
[0101]第二直流斩波模块包括第一电源输入引脚以及使能端引脚，第二直流斩波模块将第一直流电压转换成第三直流电压。第一直流电压加载于第一电源输入引脚。
[0102]门限电路用于根据第一直流电压，产生加载于使能端引脚的使能电压，并且通过使能电压控制第二直流斩波模块的工作状态。
[0103]进一步的，门限电路包括稳压二极管、第一电阻以及第二电阻，稳压管的负极和第一电源输入引脚连接，第一电阻的一端和稳压二极管的正极连接，第二电阻的一端分别与第一电阻的另一端和使能端引脚连接，第二电阻的另一端接地。
[0104]进一步的，复位电路413包括第一电容、复位芯片以及抗干扰电路，第一电容的一端接地，复位芯片包括第二电源输入引脚和复位信号输出引脚，第二电源输入引脚和第一电容的另一端连接，并且第三直流电压加载于第二电源输入引脚。抗干扰电路用于滤除干扰复位芯片输出的复位脉冲信号的杂波信号，抗干扰电路的一端和复位信号输出引脚连接，抗干扰电路的另一端和处理器连接。
[0105]进一步的，抗干扰电路包括第三电阻、第四电阻以及第二电容，第三电阻的一端接地，第四电阻的一端分别与复位信号输出引脚和第三电阻的另一端连接，第二电容的一端接地，并且第二电容的另一端分别与第四电阻的另一端和处理器连接。
[0106]本实施例的电子设备可以是液晶显示屏、机顶盒、投影电视、便携式激光电视、网络播放盒以及电视机顶盒等等。
[0107]在本实施例中，一方面，本发明实施例电子设备中的系统复位电路无需增加掉电复位电路，便可实现将复位电路413调整至待触发状态，待下次系统上电时，便可以触发复位电路413产生复位信号，从而将处理器44和系统电路43进行复位。另一方面，在系统待机状态下，即第一直流电压下降时，无需处理器44的配合，便可以将复位电路413调整至待触发状态，从而大大降低处理器44的负荷。
[0108]在上述各个实施例中，所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0109]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种系统复位电路，其特征在于，包括: 第一直流斩波电路，用于将第一直流电压转换成第二直流电压，所述第二直流电压加载于系统电路，为所述系统电路提供电源;其中，所述第一直流电压为外部输入电压； 第二直流斩波电路，用于将所述第一直流电压转换成第三直流电压，所述第三直流电压加载于处理器，为所述处理器提供电源； 复位电路，用于分别与所述第二直流斩波电路和所述处理器连接，根据所述第三直流电压，产生复位信号，所述复位信号触发所述处理器进行复位，复位后的处理器触发所述系统电路进行复位； 当所述第一直流电压等于所述第二直流斩波电路的第一门限电压时，所述第二直流斩波电路进入关断状态，在所述处理器处于正常工作状态和所述系统电路处于正常工作状态时，所述第三直流电压跌落至所述复位电路的第二门限电压，将所述复位电路调整至待触发状态。2.根据权利要求1所述的系统复位电路，其特征在于，所述第二直流斩波电路包括: 第二直流斩波模块，包括第一电源输入引脚以及使能端引脚，所述第二直流斩波模块将所述第一直流电压转换成第三直流电压;所述第一直流电压加载于所述第一电源输入引脚； 门限电路，用于根据所述第一直流电压，产生加载于所述使能端引脚的使能电压，并且通过所述使能电压控制所述第二直流斩波模块的工作状态。3.根据权利要求2所述的系统复位电路，其特征在于，所述门限电路包括: 稳压二极管，所述稳压二极管的负极和所述第一电源输入弓I脚连接； 第一电阻，所述第一电阻的一端和所述稳压二极管的正极连接； 第二电阻，所述第二电阻的一端分别与所述第一电阻的另一端和所述使能端引脚连接，所述第二电阻的另一端接地。4.根据权利要求1至3任一所述的系统复位电路，其特征在于，所述复位电路包括: 第一电容，所述第一电容的一端接地； 复位芯片，包括第二电源输入引脚和复位信号输出引脚，所述第二电源输入引脚和所述第一电容的另一端连接，并且所述第三直流电压加载于所述第二电源输入引脚； 抗干扰电路，用于滤除干扰所述复位芯片输出的复位脉冲信号的杂波信号，所述抗干扰电路的一端和所述复位信号输出引脚连接，所述抗干扰电路的另一端和所述处理器连接。5.根据权利要求4所述的系统复位电路，其特征在于，所述抗干扰电路包括: 第三电阻，所述第三电阻的一端接地； 第四电阻，所述第四电阻的一端分别与所述复位信号输出引脚和所述第三电阻的另一端连接； 第二电容，所述第二电容的一端接地，并且所述第二电容的另一端分别与所述第四电阻的另一端和所述处理器连接。6.—种电子设备，其特征在于，包括系统复位电路、电源、系统电路以及处理器； 所述电源和所述系统复位电路连接，并且对所述系统复位电路加载第一直流电压； 所述系统复位电路包括:第一直流斩波电路，用于将所述第一直流电压转换成第二直流电压，所述第二直流电 压加载于所述系统电路，为所述系统电路提供电源；第二直流斩波电路，用于将所述第一直流电压转换成第三直流电压，所述第三直流电 压加载于所述处理器，为所述处理器提供电源；复位电路，用于分别与所述第二直流斩波电路和所述处理器连接，根据所述第三直流 电压，产生复位信号，所述复位信号触发所述处理器进行复位，复位后的处理器触发所述系 统电路进行复位；当所述第一直流电压等于所述第二直流斩波电路的第一门限电压时，所述第二直流斩 波电路进入关断状态，在所述处理器处于正常工作状态和所述系统电路处于正常工作状态 时，所述第三直流电压跌落至所述复位电路的第二门限电压，将所述复位电路调整至待触 发状态。7.根据权利要求6所述的电子设备，其特征在于，所述第二直流斩波电路包括:第二直流斩波模块，包括第一电源输入引脚以及使能端引脚，所述第二直流斩波模块 将所述第一直流电压转换成第三直流电压;所述第一直流电压加载于所述第一电源输入引 脚；门限电路，用于根据所述第一直流电压，产生加载于所述使能端引脚的使能电压，并且 通过所述使能电压控制所述第二直流斩波模块的工作状态。8.根据权利要求7所述的电子设备，其特征在于，所述门限电路包括:稳压二极管，所述稳压二极管的负极和所述第一电源输入引脚连接；第一电阻，所述第一电阻的一端和所述稳压二极管的正极连接；第二电阻，所述第二电阻的一端分别与所述第一电阻的另一端和所述使能端引脚连 接，所述第二电阻的另一端接地。9.根据权利要求6至8任一所述的电子设备，其特征在于，所述复位电路包括:第一电容，所述第一电容的一端接地；复位芯片，包括第二电源输入引脚和复位信号输出引脚，所述第二电源输入引脚和所 述第一电容的另一端连接，并且所述第三直流电压加载于所述第二电源输入引脚；抗干扰电路，用于滤除干扰所述复位芯片输出的复位脉冲信号的杂波信号，所述抗干 扰电路的一端和所述复位信号输出引脚连接，所述抗干扰电路的另一端和所述处理器连接。10.根据权利要求9所述的电子设备，其特征在于，所述抗干扰电路包括:第三电阻，所述第三电阻的一端接地；第四电阻，所述第四电阻的一端分别与所述复位信号输出引脚和所述第三电阻的另一 端连接；第二电容，所述第二电容的一端接地，并且所述第二电容的另一端分别与所述第四电 阻的另一端和所述处理器连接。
【文档编号】H03K17/22GK106059550SQ201610390063
【公开日】2016年10月26日
【申请日】2016年6月3日
【发明人】罗志刚
【申请人】乐视控股（北京）有限公司, 乐视致新电子科技（天津）有限公司