一种应用于滤波器上的片上电容校正方法
【专利摘要】本发明属于移动通信系统技术领域，一种应用于滤波器上的片上电容校正电路，包括开关、开关电容阵列、逐次逼近逻辑控制电路、电流镜电路，电流镜电路包括输入电路、第一镜像电路和第二镜像电路，第二镜像电路上串联设有电阻R，第一镜像电路和第二镜像电路之间设有三极管和上拉电阻，三极管的基极接开关阵列电容的上端，开关阵列电容的下端接地，三极管的集电极接电源，三极管的射极接电阻R的上端，电阻R的下端接地，逐次逼近逻辑控制电路的输入端接电阻R的上端，逐次逼近逻辑控制电路控制开关电容阵列的电容大小，有益效果：利用三级管的特性，对开关电容阵列进行巧妙的检测并校正，使校正结果更加精确。
【专利说明】
一种应用于滤波器上的片上电容校正方法
技术领域
[0001]本发明属于移动通信系统技术领域，具体涉及一种应用于滤波器上的片上电容校正方法。
【背景技术】
[0002]在移动通信系统中，如RFtransceiver(射频收发器)中，需要高精度的模数转换器ADC、接收链路/发射链路滤波器RX/TXFilter，要想实现高精度的ADC和Filter，需要有高精度的片上电容，但是，一般的电容都会随着工艺、温度等因素的变化有一个很大的误差变化，如TSMC40nm工艺中的电容误差约为±20%。所以需要一个校正电路对电容进行自动校正，以达到一个很高的精度(例如，土 1%)。
[0003]专利号申请号:201310059540的专利提到了一种片上电容校正装置和方法，该发明公开了一种片上电容校正装置和方法，所述装置包括:已校正电阻、开关电容阵列、比较器电路、逻辑控制电路、以及一端接地、另一端与开关电容阵列相连的开关;具体的，输入电I流经已校正电阻，产生电压VI;输入电流kl对开关电容阵列充电T时间，产生电压V2;比较器电路对Vl与V2进行比较，并将比较结果输出至逻辑控制电路;逻辑控制电路在Vl小于等于V2时，输出校正结束信号；否则，控制所述开关闭合，待所述开关电容阵列放电至零后，断开所述开关，以及控制所述开关电容阵列减小设定量的电容值后，重复上述充电、比较过程。但该发明中由于电路比较器的存在，存在电容的一部分电流被比较器电路分走的情况，导致校正结果并不精确。
【发明内容】
[0004]本发明解决上述问题，提供一种应用于滤波器上的片上电容校正方法
本发明的技术方案如下:一种应用于滤波器上的片上电容校正方法，包括开关、开关电容阵列，逐次逼近逻辑控制电路，还包括电流镜电路，所述的电流镜电路包括输入电路、第一镜像电路和第二镜像电路、所述的输入电路的输入电流为I，所述的第一镜像电路的输出电流为K1I,第一镜像电路上串联设有开关电容阵列，所述的第二镜像电路的输出电流为K2I，第二镜像电路上串联设有电阻R，所述的第一镜像电路和第二镜像电路之间设有三极管和上拉电阻，所述的三极管的基极接开关电容阵列的上端，所述的开关电容阵列的下端接地，上端设有接地的开关，所述的三极管的集电极接电源，三极管的射极接电阻R的上端，所述的电阻R的下端接地，所述的逐次逼近逻辑控制电路的输入端接电阻R的上端，逐次逼近逻辑控制电路控制开关电容阵列的电容大小。
[0005]本发明一种应用于滤波器上的片上电容校正方法是这样工作的，由电流镜电路产生三个大小成比例的电流，并以输入电流I为基准，两镜像电路的输出电流为K1I和K2I，第一镜像电路为开关电容阵列充电，开关电容阵列的下端接地，充电时％=1(11(:/1'(其中C为开关电容阵列的电容大小，T为充电时间)，第二镜像电路上串联有电阻R，电阻R的一端接地，则电阻R上的电压V2=RK2I,第一镜像电路和第二镜像电路之间设有三极管和上拉电阻，三极管的基极接开关电容阵列的上端，三极管的集电极接电源，三极管的射极接电阻R的上端，当V1大于％时，三极管的基极电压大于射极电压，三极管导通，则有一部分电流从三极管流进电阻R中，此时的电阻R上的电流将升高而不再是K2I，电阻R上的电压也将升高不在是V2，这时逻辑控制电路检测到电阻R的电压变化，并减少开关电容阵列上一个LSB电容值，同时闭合接地的开关，将电容上的残余电荷释放干净，准备下一次的校正，如此反复直到％= %为止，结束校正。
【附图说明】
[0006]图1为具体实施例的电路图。
【具体实施方式】
[0007]如图1所示，一种应用于滤波器上的片上电容校正方法，包括开关23、开关电容阵列2 2，逐次逼近逻辑控制电路4，还包括电流镜电路I，电流镜电路I包括输入电路1、第一镜像电路20和第二镜像电路30、输入电路1的输入电流为I，第一镜像电路20的输出电流为K1I,第一镜像电路20上串联设有开关电容阵列22，第二镜像30电路的输出电流为K2I，第二镜像电路30上串联设有正温度系数电阻32和负温度系数电阻33，第一镜像电路20和第二镜像电路30之间设有三极管2，三极管2的基极接开关电容阵列22的上端，开关电容阵列22的下端接地，上端设有接地的开关23，三极管2的集电极接电源，三极管2的射极接正温度系数电阻32的上端，负温度系数电阻33的下端接地，逐次逼近逻辑控制电路4的输入端接正温度系数电阻32的上端，逐次逼近逻辑控制电路4控制开关电容阵列22的电容大小，输入电路10由第一 FET管11、可变电阻12和运算放大器14组成，运算放大器14的同相输入端接可变电阻12上端，可变电阻12下端接地，运算放大器14的反向输入端接基准电压，运算放大器14的输出端接第一FET管11的栅极，第一镜像电路上串联有第二FET管21，第二镜像电路上串联有第三FET管31，第一FET管11、第二FET管21和第三FET管31共栅极连接。
[0008]进一步的，所述的可变电阻上并联有去耦电容13，去耦电容13消除VREF中意想不到的高频分量。
[0009]进一步的，所述的电阻R上并联有旁路电容34，旁路电容34滤去来自三极管2和第三FET管31的交流分量。
[0010]进一步的，所述的电源与三极管2的集电极之间设有上拉电阻3，上拉电阻3合理的控制三极管的静态工作点。
[0011 ]工作时，由电流镜电路I产生三个大小成比例的电流，输入电路根据VREF得到想要的电流大小I，第一 FET管11、第二 FET管21和第三FET管31共栅极连接，则使两镜像电路的输出电流为仏1和K2I，第一镜像电路10为开关电容阵列22充电，开关电容阵列22的下端接地，充电时V1=K11C/T (其中C为开关电容阵列的电容大小，T为充电时间)，第二镜像电路上串联有正温度系数电阻32和负温度系数电阻33，则正温度系数电阻32的上端的电压V2=RK2K其中R为正温度系数电阻32和负温度系数电阻33的串联阻值)，当％大于％时，三极管2的基极电压大于射极电压，三极管2导通，则有一部分电流从三极管2流进正温度系数电阻32和负温度系数电阻33中，此时的正温度系数电阻32和负温度系数电阻33上的电流将升高而不再是K2I，正温度系数电阻32和负温度系数电阻33上的电压也将升高不在是V2，这时逻辑控制电路4检测到输入端的电压变化，并减少开关电容阵列上一个LSB电容值，同时闭合接地的开关23，将开关电容阵列23上的残余电荷释放干净，准备下一次的校正，如此反复直到乂尸V2为止，结束校正。
[0012]本发明的有益效应在于:利用三级管的特性，对开关电容阵列进行巧妙的检测并校正，使校正结果更加精确;使用正温度系数电阻和负温度系数电阻消除了温度对于电阻的影响。
【主权项】
1.一种应用于滤波器上的片上电容校正方法，包括开关、开关电容阵列，逐次逼近逻辑控制电路，其特征在于:还包括电流镜电路，所述的电流镜电路包括输入电路、第一镜像电路和第二镜像电路、所述的输入电路的输入电流为I，所述的第一镜像电路的输出电流为K1I,第一镜像电路上串联设有开关电容阵列，所述的第二镜像电路的输出电流为K2I，第二镜像电路上串联设有电阻R，所述的第一镜像电路和第二镜像电路之间设有三极管和上拉电阻，所述的三极管的基极接开关阵列电容的上端，所述的开关阵列电容的下端接地，三极管的集电极接电源，所述的三极管的射极接电阻R的上端，所述的电阻R的下端接地，所述的逐次逼近逻辑控制电路的输入端接电阻R的上端，逐次逼近逻辑控制电路控制开关电容阵列的电容大小。2.根据权利要求1所述的一种应用于滤波器上的片上电容校正方法，其特征在于:所述的输入电路由第一 FET管、可变电阻和运算放大器组成，所述的运算放大器的同相输入端接可变电阻上端，所述的可变电阻下端接地，所述的运算放大器的反向输入端接基准电压，所述的运算放大器的输出端接第一 FET管的栅极，所述的第一镜像电路上串联有第二 FET管，所述的第二镜像电路上串联有第三FET管，所述的第一 FET管、第二 FET管和第三FET管共栅极连接。3.根据权利要求1或2所述的一种应用于滤波器上的片上电容校正方法，其特征在于:所述的电阻R由一正温度系数电阻和系数绝对值相等的一负温度系数电阻串联组成。4.根据权利要求3所述的一种应用于滤波器上的片上电容校正方法，其特征在于:所述的可变电阻上并联有去耦电容。5.根据权利要求4所述的一种应用于滤波器上的片上电容校正方法，其特征在于:所述的电阻R上并联有旁路电容。6.根据权利要求5所述的一种应用于滤波器上的片上电容校正方法，其特征在于:所述的电源与三极管的集电极之间设有上拉电阻。
【文档编号】H03K19/094GK106059564SQ201610247217
【公开日】2016年10月26日
【申请日】2016年4月20日
【发明人】朱晓锐, 章国豪, 余凯, 李思臻, 林俊明
【申请人】佛山臻智微芯科技有限公司