一种基于概率Turbo译码器的有符号概率计算单元的制作方法
【专利摘要】本发明公开了一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；所述随机比特计算模块完成随机比特计算；所述符号比特计算模块完成符号位比特计算；所述饱和进位存储更新模块实现饱和进位的存储更新。相比传统的概率加法器和概率归一化方法，本发明公开的概率计算单元实现方法精度更高，和快速收敛的特点，将其应用于概率Turbo译码器时，能够显著提高译码器译码性能并同时能够急剧降低译码周期数，基于本发明实现方法的概率Turbo译码器具有高吞吐，低复杂度和高性能的特点。
【专利说明】
-种基于概率Turbo谭码器的有符号概率计算单元
技术领域
[0001] 本发明设及无线通信技术领域，特别设及包括W化rbo码作为信道码的通信系统 中的一种译码算法，可W应用到第Ξ代、第四代甚至第五代移动通信系统中。
【背景技术】
[0002] Turbo码是一种逼近香农极限的前向纠错码，能够有效地提高通信系统的可靠性， 已经被诸如3GPP、LTE/LTE-Advanced等通信协议所采纳。但是其最优译码算法复杂度极高 而无法应用到实际系统中，因此学术界随即提出了低复杂度的MAP译码算法及其对数域的 Log-MAP译码算法和近似算法Max-Log-MAP译码算法。然而，上述算法均为贯序译码算法，导 致其译码延迟大，系统吞吐率低。为了解决译码延迟大的问题，研究人员又提出了滑窗译码 算法，当窗长为1时，即为全并行化rbo译码算法，理论证明该算法能够达到传统译码算法的 性能，然而，全并行译码算法硬件开销极大，仍然难W应用到实际系统中。
[0003] 概率计算作为一种全新的数值表征体系，用无权重的随机序列表征概率值，能够 W简单的逻辑口实现复杂的二进制定点加法，乘法和除法等。然而，基于概率计算的化rbo 译码器一直都未能解决译码周期大和复杂度仍然较高的难题，运成为概率化rbo译码器应 用到实际系统中的瓶颈。
【发明内容】
[0004] 本发明的目的在于克服现有概率化rbo译码器中计算单元精度低，收敛慢和复杂 度高的问题，针对基于Log-MAP的概率化rbo译码器，提供了一种新型的计算单元实现方法， 其包括有符号概率加法器及概率归一化单元。所提出的新型概率计算单元大大地加快了译 码器收敛速度，提高了译码器性能W及降低了译码器的计算复杂度。
[0005] 为了实现上述发明目的，本发明提供了 W下技术方案：
[0006] -种基于概率Turbo译码器的有符号概率计算单元，所述概率计算单元中的概率 加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；
[0007] 所述随机比特计算模块、符号比特计算模块及饱和进位存储更新模块任意两两连 接；
[000引所述随机比特计算模块完成随机比特计算；
[0009] 所述符号比特计算模块完成符号位比特计算；
[0010] 所述饱和进位存储更新模块实现饱和进位的存储更新。
[0011] 进一步的，所述随机比特计算模块包括异或口、同或口、第一或口和第一多路选择 器；
[0012] 所述异或口输入当前概率Χ、Υ对应的随机比特；
[oou]所述同或Π 输入当前概率χ、γ对应的符号比特；
[0014]所述第一或口输入端连接所述异或口及所述同或口，其输出端连接所述第一比较 器的置1端、所述第一比较器的控制端及第二比较器的控制端；
[0015] 所述第一比较器的置ο端连接所述饱和进位存储更新模块中的第二或口，输出Z = (X+Y)对应的随机比特。
[0016] 进一步的，所述饱和进位存储更新模块包括第一与口、第二与口、第Ξ多路选择 器、第四多路选择器、第一全加器、乘法器、Si即模块、MSB模块、第一寄存器及第二或口；
[0017] 所述第一与口输入当前概率Χ、Υ对应的随机比特及符号比特，输出端连接第Ξ多 路选择器的控制端；
[0018] 所述第二与口输入当前概率Χ、Υ对应的随机比特及符号比特，输出端连接第四多 路选择器的控制端，其中连接符号比特的输入端连有非口；
[0019] 所述第Ξ多路选择器置0端输入0,置1端输入1;
[0020] 所述第四多路选择器置0端输入0,置1端输入-1;
[0021] 所述第一全加器正向输入端与所述第Ξ多路选择器及所述第四多路选择器连接， 反向输入端连接所述乘法器的输出端，其输出端连接所述第一寄存器；
[0022] 所述乘法器输入端连接所述第一多路选择器输出端及所述Sign模块；
[0023] 所述MSB模块取所述第一寄存器中的符号位；
[0024] 所述Sign模块完成符号位到± 1的映射功能；
[0025] 所述第二或口与所述第一寄存器连接，其输出端连接所述第一多路选择器的置0 玉山 乂而。
[0026] 进一步的，所述符号比特计算模块包括第Ξ与口、第四与口、第Ξ或口及第二多路 选择器；
[0027] 所述第Ξ与口输入当前概率X对应的随机比特及符号比特；
[0028] 所述第四与口输入当前概率Y对应的随机比特及符号比特；
[0029] 所述第Ξ或口的输入端连接所述第Ξ与口及所述第四与口，输出端连接所述第二 多路选择器的置1端；
[0030] 所述第二多路选择器的置0端连接MSB模块，所述第二多路选择器输出Z=(X巧)对 应的符号比特。
[0031] 进一步的，所述概率计算单元中的概率归一化单元包括输入模块、第二全加器、第 二寄存器、第四或口、第五或口、输入判断模块及TFM模组；
[0032] 所述输入模块、所述第二全加器、所述第二寄存器及所述第四或口依次连接；
[0033] 所述第二寄存器存储饱和进位结果，所述第四或口实现对所述饱和进位结果是否 大于0的判断功能；
[0034] 所述输入判断模块与所述输入模块连接，完成当前译码时刻输入的随机比特是否 大于0的判断功能；
[0035] 所述TFM模组输入端与所述输入模块及第五或口连接，输出概率比特的更新结果。
[0036] 进一步的，所述TFM模组包括一个W上并联的TFM模块，所述TFM模块数量与所述输 入模块输入端数适配。
[0037] 与现有技术相比，本发明的有益效果：
[0038] 基于有符号概率加法器可W显著提高加法器的精度，加快译码器收敛速度；
[0039] 基于TFM的概率归一化单元可W显著降低译码器复杂度，提高归一化精度，加快译 码收敛速度。
[0040]综上所述，采用本发明提供的基于概率化rk)译码器的计算单元，有效克服了现有 概率化rbo译码器中计算单元精度低，收敛慢和复杂度高的问题。
【附图说明】：
[0041 ]图1是概率化rbo译码器的全并行译码结构；
[0042] 图2是概率化rbo译码器中译码单元的实现结构；
[0043] 图3是本发明实施例1提出的有符号概率加法器电路结构；
[0044] 图4是对符号位的映射电路结构；
[0045] 图5是本发明实施例2提出的概率归一化单元电路结构；
[0046] 图6是概率归一化单元中TFM的结构。
[0047] 图中标记：
[004引101-前向转换模块，102-比较模块，103-译码单元模块，104-交织网络模块，201- 分支度量计算模块，202-前向状态度量计算模块，203-后向状态计算模块，204-外信息计算 模块，205-后验信息计算模块，301-随机比特计算模块，302-符号比特计算模块，303-饱和 进位存储更新模块，3001-异或口，3002-同或口，3003-第一或口，3004-第二或口，3005-第 Ξ或口，3006-第一多路选择器，3007-第二多路选择器，3008-第Ξ多路选择器，3009-第四 多路选择器，3010-第一与口，3011-第二与口，3012-第Ξ与口，3013-第四与口，3014-第一 寄存器，3015-第一全加器，3016-乘法器，3017-Si即模块，3018-MSB模块，401-输入模块， 402-第二全加器，403-第二寄存器，410-输入判断模块，420-TFM模组，404-第四或口，405- 第五或口，406-第六或口，407-第屯或口，408-第八或口，501-移位模块，502-第Ξ全加器， 503-第四全加器，504-定点比较器，505-第五多路选择器，506-第六多路选择器。
【具体实施方式】
[0049] 下面结合试验例及【具体实施方式】对本发明作进一步的详细描述。但不应将此理解 为本发明上述主题的范围仅限于W下的实施例，凡基于本
【发明内容】
所实现的技术均属于本 发明的范围。
[0050] 本发明提出的有符号概率加法器和概率归一化单元可被应用到全并行概率译码 器中。该译码器的码长为N，信息序列的长度为K，码率为1/3。该译码器由2个分量码译码器 并行级联而成，而每个分量码的约束长度为4,码率为1/2。译码器的输入为各码比特的信道 概率，包括2个分量译码器和1个交织网络，如图1所示。其中每个分量码译码器又包括前向 转换模块101和译码单元模块103。前向转换模块101又由2个比较模块102组成，完成概率到 随机序列的转换功能。
[0051] 如图2所示为译码单元k的结构图。每个译码单元包括5个计算模块，包括分支度量 计算模块201，前向状态度量计算模块202,后向状态度量计算模块203,外信息计算模块204 和后验信息计算模块205。首先，分支度量计算模块201接收前向转换模块101输出的随机比 特和另一个分量译码器的经交织网络模块104后的外信息随机比特从而得到分支度量的随 机比特;然后，前向状态度量计算模块202和后向状态度量计算模块203接收分支度量随机 比特，计算更新前向和后向状态度量随机比特;接着，外信息计算模块204接收来自分支度 量模块201输出的校验边信息、前向状态计算模块202计算更新的前向状态度量随机比特和 后向状态度量计算模块203计算更新的后向状态度量随机比特，从而得到信息比特的外信 息；后验信息计算模块205接收来自分支度量计算模块201输出的分支度量信息、前向状态 计算模块202计算更新的前向状态度量随机比特和后向状态度量计算模块203计算更新的 后向状态度量随机比特，从而得到并输出当前译码时钟下的估计信息序列。
[0052] 其中，前向状态度量计算模块202和后向状态度量计算模块203设及2输入概率加 法器和8输入概率归一化计算单元;而外信息计算模块204设及8输入概率加法器和2输入概 率归一化单元;后验概率计算模块205设及8输入概率加法器。
[0053] 为了清晰地介绍本发明提出的无符号概率加法器和概率归一化单元。下面给出有 符号概率加法器实现方法实例1和8输入的概率归一化单元实现方法实例2。
[0化4] 实施例1
[0055] 针对基于Log-MAP的概率化rbo译码器，本发明提供一种基于概率化rto译码器的 概率计算单元，所述概率计算单元中的概率加法器包括随机比特计算模块301、符号比特计 算模块302及饱和进位存储更新模块303;
[0056] 所述随机比特计算模块301、符号比特计算模块302及饱和进位存储更新模块303 任意两两连接；
[0057] 所述随机比特计算模块301完成随机比特计算；
[0058] 所述符号比特计算模块302完成符号位比特计算；
[0059] 所述饱和进位存储更新模块303实现饱和进位的存储更新。
[0060] 进一步的，所述随机比特计算模块301包括异或口3001、同或口3002、第一或口 3003和第一多路选择器3006;
[0061 ]所述异或口 3001输入当前概率X、Y对应的随机比特；
[0062] 所述同或口 3002输入当前概率Χ、Υ对应的符号比特；
[0063] 所述第一或口3003输入端连接所述异或口及所述同或口，其输出端连接所述第一 比较器3006的置1端、所述第一比较器3006的控制端及第二比较器3007的控制端；
[0064] 所述第一比较器3006的置0端连接所述饱和进位存储更新模块303中的第二或口 3004，输出Ζ = (Χ+Υ)对应的随机比特。
[0065] 进一步的，所述饱和进位存储更新模块303包括第一与口 3010、第二与口 3011、第 Ξ多路选择器3008、第四多路选择器3009、第一全加器3015、乘法器3016、Si即模块3017、 MSB模块3018、第一寄存器3014及第二或口 3004;
[0066] 所述第一与口 3010输入当前概率Χ、Υ对应的随机比特及符号比特，输出端连接第 Ξ多路选择器3008的控制端；
[0067] 所述第二与口 3011输入当前概率Χ、Υ对应的随机比特及符号比特，输出端连接第 四多路选择器3009的控制端，其中连接符号比特的输入端连有非口；
[0068] 所述第Ξ多路选择器3008置0端输入0,置1端输入1;
[0069] 所述第四多路选择器3009置0端输入0,置1端输入-1;
[0070] 所述第一全加器3015正向输入端与所述第Ξ多路选择器3008及所述第四多路选 择器3009连接，反向输入端连接所述乘法器3016的输出端，其输出端连接所述第一寄存器 3014；
[0071] 所述乘法器3016输入端连接第一多路选择器3006输出端及Sign模块3017;
[0072] 所述MSB模块3018取所述第一寄存器中3014的符号位；
[0073] 所述Sign模块3017完成符号位到±1的映射功能，其结构如图4所示；
[0074] 所述第二或口 3004与所述第一寄存器3014连接，其输出端连接所述第一多路选择 器3006的置0端。
[0075] 进一步的，所述符号比特计算模块302包括第Ξ与口3012、第四与口3013、第Ξ或 口 3005及第二多路选择器3007;
[0076] 所述第Ξ与口 3012输入当前概率X对应的随机比特及符号比特；
[0077] 所述第四与口 3013输入当前概率Y对应的随机比特及符号比特；
[0078] 所述第Ξ或口 3005的输入端连接所述第Ξ与口 3012及所述第四与口 3013,输出端 连接所述第二多路选择器3007的置1端；
[0079] 所述第二多路选择器3007的置0端连接所述MSB模块3018,所述第二多路选择器 3007输出Ζ=(Χ+Υ)对应的符号比特。
[0080] 为便于理解，表1为图3电路结构所对应的真值表，Sat (t)是对饱和进位的存储变 量，X(t)，S(X(t))是概率X对应的随机比特和符号比特，Y(t)，S(Y(t))是概率y对应的随机 比特和符号比特，其中表达式A代表
[0081 ] Sat(t) = Sat(t-l)-Add(X(t) ,Wt) )*Sign(Sat(t-l))
[0082]表 1
[0083]
[0084] 实施例2
[0085] 实施例2所述的概率计算单元还含有概率归一化单元，图5给出了前向状态度量计 算模块202和后向状态度量计算模块203中的8输入概率归一化单元实现结构。进一步的，所 述概率计算单元中的概率归一化单元包括输入模块401、第二全加器402、第二寄存器403、 第四或口 404、第五或口 405、输入判断模块410及TFM模组420;
[0086] 所述输入模块401、所述第二全加器402、所述第二寄存器403及所述第四或口 404 依次连接；
[0087] 所述第二寄存器403存储饱和进位结果，所述第四或口 404实现对所述饱和进位结 果是否大于0的判断功能；
[0088] 所述输入判断模块410与所述输入模块401连接，其包括4输入的第六口 406、4输入 的第屯或口 407及2输入的第八或口 408,完成当前译码时刻输入的随机比特和是否大于0的 判决功能；
[0089] 所述TFM模组420输入端与所述输入模块401及第五或口 405连接，输出概率比特的 更新结果。
[0090] 进一步的，所述TFM模组420包括一个W上并联的TFM模块，所述TFM模块数量与所 述输入模块输入端数适配。
[0091] 图6为1个TFM模块的结构。移位模块501根据松弛系数β进行移位操作;第Ξ全加器 502和第四全加器503为m比特全加器;定点比较器504为一个定点比较器，第Ξ比较器505和 第四比较器506为一个2输入多路选择器。U为TFM更新的控制信号，当U置1时，TFM进行更新。
[0092] 本说明书中公开的所有特征，除了互相排斥的特征和/或步骤W外，均可任何 方式组合。本说明书(包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙 述，均可被其他等效或具有类似目的的替代特征加 W替换。即，除非特别叙述，每个特征只 是一系列等效或类似特征中的一个例子而已。
【主权项】
1. 一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元 中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块； 所述随机比特计算模块、符号比特计算模块及饱和进位存储更新模块任意两两连接； 所述随机比特计算模块完成随机比特计算； 所述符号比特计算模块完成符号位比特计算； 所述饱和进位存储更新模块实现饱和进位的存储更新。2. 根据权利要求1所述的有符号概率计算单元，其特征在于，所述随机比特计算模块包 括异或门、同或门、第一或门和第一多路选择器； 所述异或门输入当前概率X、Y对应的随机比特； 所述同或门输入当前概率Χ、Υ对应的符号比特； 所述第一或门输入端连接所述异或门及所述同或门，其输出端连接所述第一比较器的 置1端、所述第一比较器的控制端及第二比较器的控制端； 所述第一比较器的置〇端连接所述饱和进位存储更新模块中的第二或门，输出Ζ=(Χ+ Υ)对应的随机比特。3. 根据权利要求1所述的有符号概率计算单元，其特征在于，所述饱和进位存储更新模 块包括第一与门、第二与门、第三多路选择器、第四多路选择器、第一全加器、乘法器、Sign 模块、MSB模块、第一寄存器及第二或门； 所述第一与门输入当前概率X、Y对应的随机比特及符号比特，输出端连接第三多路选 择器的控制端； 所述第二与门输入当前概率X、Y对应的随机比特及符号比特，输出端连接第四多路选 择器的控制端，其中连接符号比特的输入端连有非门； 所述第三多路选择器置〇端输入〇，置1端输入1; 所述第四多路选择器置〇端输入〇,置1端输入-1; 所述第一全加器正向输入端与所述第三多路选择器及所述第四多路选择器连接，反向 输入端连接所述乘法器的输出端，其输出端连接所述第一寄存器； 所述乘法器输入端连接第一多路选择器输出端及所述Sign模块； 所述MSB模块取所述第一寄存器中的符号位； 所述Sign模块完成符号位到± 1的映射功能； 所述第二或门与所述第一寄存器连接，其输出端连接所述第一多路选择器的置〇端。4. 根据权利要求1所述的有符号概率计算单元，其特征在于，所述符号比特计算模块包 括第三与门、第四与门、第三或门及第二多路选择器； 所述第三与门输入当前概率X对应的随机比特及符号比特； 所述第四与门输入当前概率Y对应的随机比特及符号比特； 所述第三或门的输入端连接所述第三与门及所述第四与门，输出端连接所述第二多路 选择器的置1端； 所述第二多路选择器的置〇端连接MSB模块，所述第二多路选择器输出Z =( X+Y)对应的 符号比特。5. 根据权利要求1所述的有符号概率计算单元，其特征在于，所述概率计算单元中的概 率归一化单元包括输入模块、第二全加器、第二寄存器、第四或门、第五或门、输入判断模块 及TFM模组； 所述输入模块、所述第二全加器、所述第二寄存器及所述第四或门依次连接； 所述第二寄存器存储饱和进位结果，所述第四或门实现对所述饱和进位结果是否大于 〇的判断功能； 所述输入判断模块与所述输入模块连接，完成当前译码时刻输入的随机比特是否大于 〇的判断功能； 所述TFM模组输入端与所述输入模块及第五或门连接，输出概率比特的更新结果。6.根据权利要求5所述的有符号概率计算单元，其特征在于，所述TFM模组包括一个以 上并联的TFM模块，所述TFM模块数量与所述输入模块输入端数适配。
【文档编号】H03M13/29GK106059597SQ201610333468
【公开日】2016年10月26日
【申请日】2016年5月19日
【发明人】张珍兵, 胡剑浩, 陈杰男
【申请人】电子科技大学