功率放大模块的制作方法
【专利摘要】本发明提供的功率放大模块能抑制伴随增益变化的输入阻抗变化。包括：基极输入第一信号的第一晶体管；基极输入第一信号且集电极与第一晶体管的集电极连接的第二晶体管；一端被提供第一偏置电流且另一端与第一晶体管的基极连接的第一电阻；一端与第一电阻的一端连接且另一端与第二晶体管的基极连接的第二电阻；一端被提供第二偏置电流且另一端与第二晶体管的基极连接的第三电阻，高增益模式时，第一偏置电流分别经由第一、第二电阻提供至第一、第二晶体管的基极，低增益模式时，第二偏置电流经由第三电阻提供至第二晶体管的基极，且经由第三、第二、第一电阻提供至第一晶体管的基极，从第一及第二晶体管的集电极输出将第一信号放大后的第二信号。
【专利说明】
功率放大模块
技术领域
[0001 ]本发明涉及功率放大模块。
【背景技术】
[0002]在移动电话等的移动通信设备上，使用功率放大模块来对发送给基站的信号的功率进行放大。在上述的功率放大模块中，为了改善功率附加效率，有时会根据输出电平切换增益。例如，在专利文献I中，公开了在由并联连接的晶体管构成的功率放大电路中，通过变更流过功率放大模块的放大器的电流来调整增益的结构。在该结构中，通过搭载在偏置电路侧的复杂且规模较大的控制电路来抑制伴随电流变更而导致的输入阻抗变动。
现有技术文献专利文献
[0003]专利文献1:日本专利特开2004 —128704号公报
【发明内容】
发明所要解决的技术问题
[0004]然而，为了抑制输入阻抗的变动而将复杂且规模较大的控制电路搭载在功率放大模块上会造成芯片面积变大的缺点。另一方面，为了调整增益，若使进行动作的晶体管的数量变化，则功率放大电路的输入阻抗也会变化。因此，会导致功率放大电路的输入的驻波比(VSWR)恶化。
[0005]本发明是鉴于上述情况完成的，其目的是在增益可变的功率放大模块上抑制伴随增益变化的输入阻抗变化。
解决技术问题的技术方案
[0006]本发明的一个方式所涉及的功率放大模块包括:基极被输入第一信号的第一晶体管;第二晶体管，该第二晶体管的基极被输入第一信号，并且集电极与第一晶体管的集电极连接;第一电阻，该第一电阻的一端被提供第一偏置电流，另一端与第一晶体管的基极连接;第二电阻，该第二电阻的一端与第一电阻的一端连接，另一端与第二晶体管的基极连接；以及第三电阻，该第三电阻的一端被提供第二偏置电流，另一端与第二晶体管的基极连接，在高增益模式时，第一偏置电流分别经由第一电阻及第二电阻被提供至第一晶体管及第二晶体管的基极，在低增益模式时，第二偏置电流经由第三电阻被提供至第二晶体管的基极，并且经由第三电阻、第二电阻及第一电阻被提供至第一晶体管的基极，从第一晶体管及第二晶体管的集电极输出将第一信号放大后的第二信号。
技术效果
[0007]根据本发明，在增益可变的功率放大模块上能抑制伴随增益变化的输入阻抗变化。
【附图说明】
[0008]图1是表示包含本发明的一个实施方式的功率放大模块的发送单元的结构例的图。
图2是表示功率放大模块120的结构的一个示例的图。
图3是用于说明在高增益模式的情况下的功率放大模块120的动作的图。
图4是用于说明在低增益模式的情况下的功率放大模块120的动作的图。
图5是表示晶体管数量和增益变化量的关系的一个示例的图。
图6是表示晶体管数量和驻波比的关系的一个示例的图。
【具体实施方式】
[0009]以下，参照附图对于本发明的一个实施方式进行说明。图1是表示包含本发明的一个实施方式的功率放大模块的发送单元的结构例的图。发送单元100在例如移动电话等的移动通信设备上，用于向基站发送声音或数据等各种信号。此外，移动通信设备还包括用于从基站接收信号的接收单元，但是此处省略说明。
[0010]如图1所示，发送单元100构成为包括调制部110、功率放大模块120、前端部130、以及天线140。
[0011 ]调制部 110是基于HSUPA(High Spped Uplink Packet Access— 高速上行链路分组接入)或LTE(Long Term Evolut1n—长期演进)等调制方式，调制输入信号，生成用于进行无线发送的无线电频率(RF:Rad1 Frequency)信号。RF信号例如是数百MHz至数GHz左右。
[0012]功率放大模块120将从调制部110输出的RF信号(RFin)的功率放大到向基站发送所需的电平，并输出放大信号(RF.)。功率放大模块120以与增益模式控制电压Vmqde对应的增益模式来进行动作。在增益模式包括例如高增益模式及低增益模式。
[0013]前端部130对放大信号进行滤波，对从基站接收到的接收信号进行开关等。从前端部130输出的放大信号经由天线140发送给基站。
[0014]图2是表示功率放大模块120的结构的一个示例的图。功率放大模块120包括:晶体管1'1、了2、了3、了4;电容器(:1工2、03丄4、05;电阻1?11、1?12、1?13、1?14、1?23、1?24;电感器1^1;偏置电路200、210;以及偏置控制电路220。
[0015]晶体管Tl至T4是例如异质结双极晶体管(HBT)的放大用晶体管。晶体管Tl至T4并联连接来形成一个放大电路。晶体管Tl至T4可以分别作为例如多指型晶体管的一个叉指。在晶体管TI至T4的基极，分别经由电容器CI至C4输入RF信号(RFin)。此外，在晶体管TI至T4的集电极，经由电感器LI提供电源电压Vcc ο晶体管TI至T4从集电极经由电容器C5输出RF信号(RFin)的放大信号(RFqut)。
[0016]电阻RlI的一端被提供偏置电流Ibiasi，另一端与晶体管Tl的基极连接。电阻R12的一端被提供偏置电流Ibiasi，另一端与晶体管T2的基极连接。电阻R13的一端被提供偏置电流IBIAS1，另一端与晶体管T3的基极连接。电阻R14的一端被提供偏置电流Ibiasi，另一端与晶体管T4的基极连接。电阻R23的一端被提供偏置电流Ibias2，另一端与晶体管T3的基极连接。电阻R24的一端被提供偏置电流IBIAS2，另一端与晶体管T4的基极连接。
[0017]偏置电路200基于偏置控制电压Vbiasi生成偏置电流Ibiasi。偏置电路200由例如晶体管T31构成。晶体管T31是例如HBT ο晶体管T31的基极被提供偏置控制电压Vbiasi，集电极被提供电源电压vcc，发射极与电阻Rll至R14的一端连接。
[0018]偏置电路210基于偏置控制电压VBIAS2生成偏置电流IBIAS2。偏置电路210由例如晶体管T32构成。晶体管T32是例如HBT。晶体管T32的基极被提供偏置控制电压Vbias2，集电极被提供电源电压Vcc，发射极与电阻R23、R24的一端连接。
[0019]偏置控制电路220基于增益模式控制电压Vmcide，控制偏置控制电压Vbias1、Vbias2。具体而言，偏置控制电路220在高增益模式时将偏置控制电压Vbiasi设为高电平，将偏置控制电压Vbias2设为低电平。此外，偏置控制电路220在低增益模式时将偏置控制电压Vbias2设为尚电平，将偏置控制电压Vbiasi设为低电平。此外，高电平是比构成偏置电路200、210的晶体管T31、T32导通的阀值电压更高的电压，低电平是比该阀值电压更低的电压。
[0020]参照图3及图4，对于功率放大模块120的动作的一个示例进行说明。
[0021]图3是用于说明在高增益模式的情况下的功率放大模块120的动作的图。在高增益模式时，偏置控制电路220将偏置控制电压Vbiasi设为尚电平，将偏置控制电压Vbias2设为低电平。由此，偏置电路200的晶体管T31导通，偏置电路210的晶体管T32截止。从而，从偏置电路200输出偏置电流Ibiasi。
[0022]偏置电流IbiasiS由电阻Rll被提供至晶体管Tl的基极。同样，偏置电流Ibiasi分别经由电阻R12至R14被提供至晶体管T2至T4的基极。由此，晶体管Tl至T4导通，RF信号(RFin)被晶体管Tl至T4放大。
[0023]图4是用于说明在低增益模式的情况下的功率放大模块120的动作的图。在低增益模式时，偏置控制电路220将偏置控制电压Vbiasi设为低电平，将偏置控制电压Vbias2设为尚电平。由此，偏置电路200的晶体管T31截止，偏置电路210的晶体管T32导通。从而，从偏置电路210输出偏置电流Ibias2。
[0024]偏置电流Ibias2经由电阻R23被提供至晶体管T3的基极。同样，偏置电流Ibias2经由电阻R24被提供至晶体管T4的基极。由此，晶体管T3、T4导通。
[0025]此外，偏置电流Ibias2经由电阻R23、R13、R11被提供至晶体管Tl的基极。同样，偏置电流Ibias2经由电阻R23、R13、R12被提供至晶体管T2的基极。此外，偏置电流Ibias2经由电阻R24、R14、R11被提供至晶体管Tl的基极。此外，偏置电流Ibias2经由电阻R24、R14、R12被提供至晶体管T2的基极。但是，提供至晶体管T1、T2的基极的电流量比提供至晶体管T3、T4的电流量要少。因此，晶体管Τ1、Τ2虽然没有完全截止，但是每个单位发射极面积的发射极电流量比晶体管Τ3、Τ4要少。因而，晶体管Tl至Τ4的增益比图3中说明的高增益模式的情况要小。
[0026]如参照图3及图4进行说明的那样，在功率放大模块120中，在高增益模式的情况下，通过向晶体管Tl至Τ4的基极提供偏置电流Ibiasi，从而晶体管Tl至Τ4导通。此外，在低增益模式的情况下，向晶体管Τ3、Τ4的基极提供偏置电流IBIAS2，晶体管Τ3、Τ4导通。而且，偏置电流Ibias2经由电阻R13、R14也提供至晶体管Τ1、Τ2的基极，晶体管Τ1、Τ2处于不完全截止的状态。
[0027]在功率放大模块120中，通过上述的动作，能使增益变化。而且，在功率放大模块120中，在低增益模式的情况下，晶体管Tl、Τ2不完全截止，因此与晶体管Tl、Τ2完全截止的情况相比，能抑制输入阻抗的变化。
[0028]此外，在功率放大模块120中，虽然将构成放大电路的晶体管的数量设为4个，但是不限于此。此外，在功率放大模块120中，在低增益模式时，将偏置电流的供给量变少的晶体管设为两个(晶体管T1、T2)，但是不限于此。例如，在低增益模式时偏置电流的供给量变少的晶体管可以是3个(例如晶体管Tl至Τ3)，也可以是I个(例如晶体管Tl)。
[0029]参照图5及图6，对于功率放大模块120的特性进行说明。
[0030]图5是表示晶体管数量和增益变化量的关系的一个示例的图。横轴表示完全导通的晶体管的数量，纵轴表示将对放大有直接贡献的(完全导通的)晶体管数量为4个的状态作为基准的增益变化量。
[0031]在图5中，实线是表示与本实施方式的功率放大模块120相同的结构(对放大无直接贡献的晶体管上也提供电流的结构)的模拟结果的一个示例。此外，虚线是表示对放大无直接贡献的晶体管上不提供电流的一般结构的模拟结果的一个示例。如图5所示，在与功率放大模块120相同的结构中，在低增益模式时，通过减少对放大有直接贡献的(完全导通的)晶体管的数量，也能减小增益。
[0032]图6是表示晶体管数量和驻波比的关系的一个示例的图。横轴是完全导通的晶体管的数量，纵轴是表示功率放大模块的输入的驻波比(输入VSWR)。
[0033]在图6中，实线是表示与功率放大模块120相同的结构(对放大无直接贡献的晶体管上也提供电流的结构)的模拟结果的一个示例。此外，虚线是表示对放大无直接贡献的晶体管上不提供电流的一般结构的模拟结果的一个示例。如图6所示，在与功率放大模块120相同的结构中，在低增益模式时晶体管没有完全截止，因此通过抑制输入阻抗的变化，能抑制输入VSWR的恶化。
[0034]上面是对本发明的示例性的实施方式进行了说明。若采用功率放大模块120，则在低增益模式时，晶体管Τ1、Τ2不完全截止。由此，在功率放大模块120中，可以抑制伴随增益变化的输入阻抗变化。
[0035]此外，功率放大模块120是一级的放大电路，然而两级以上的放大电路也同样能适用本发明。在适用两级以上的放大电路的情况下，可以在每一级都采用相同的结构，也可以在一部分级上采用相同的结构。
[0036]上述说明的各实施方式用于方便理解本发明，并不用于限定并解释本发明。在不脱离本发明的思想的前提下，可以对本发明变更或改良，并且本发明的等同发明也包含在本发明的范围内。即，本领域的技术人员在各实施方式上加以适当的设计变更，只要包含本发明的技术特征，也被包含在本发明的范围内。例如各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等，不限于例示，能进行适当地变更。此外，各实施方式具备的各要素，能在技术上可能的范围内任意组合，这些组合只要包含本发明的技术特征也包含在本发明的范围内。
标号说明
[0037]100发送单元 110调制部
120功率放大模块 130前端部 140天线
200、210、203偏置电路 220偏置控制电路 L
π
動 SCH * τ CH * * sen * * sin * STH * τ τη■獅 SDi fDi ZDi ZDi ID
Θ -?4-/1 I=IH η τ ( τοτ ^χ,τ ^ot ( ^ ? ( ττ
【主权项】
1.一种功率放大模块，其特征在于，包括: 基极被输入第一信号的第一晶体管； 第二晶体管，该第二晶体管的基极被输入所述第一信号，并且该第二晶体管的集电极与所述第一晶体管的集电极连接； 第一电阻，该第一电阻的一端被提供第一偏置电流，并且该第一电阻的另一端与所述第一晶体管的基极连接； 第二电阻，该第二电阻的一端与所述第一电阻的所述一端连接，并且该第二电阻的另一端与所述第二晶体管的基极连接;以及 第三电阻，该第三电阻的一端被提供第二偏置电流，并且该第三电阻的另一端与所述第二晶体管的基极连接， 在高增益模式时，所述第一偏置电流分别经由所述第一电阻及所述第二电阻被提供至所述第一晶体管及所述第二晶体管的基极， 在低增益模式时，所述第二偏置电流经由所述第三电阻被提供至所述第二晶体管的基极，并且经由所述第三电阻、所述第二电阻及所述第一电阻被提供至所述第一晶体管的基极， 从所述第一晶体管及所述第二晶体管的集电极输出将所述第一信号放大后的第二信号。2.如权利要求1所述的功率放大模块，其特征在于，还包括: 第三晶体管，该第三晶体管的基极被提供第一偏置控制电压，并从该第三晶体管的发射极输出所述第一偏置电流;以及 第四晶体管，该第四晶体管的基极被提供第二偏置控制电压，并从该第四晶体管的发射极输出所述第二偏置电流， 所述第一电阻的所述一端及所述第二电阻的所述一端与所述第三晶体管的发射极连接， 所述第三电阻的所述一端与所述第四晶体管的发射极连接。3.如权利要求2所述的功率放大模块，其特征在于， 还包括偏置控制电路， 该偏置控制电路在所述高增益模式时，将所述第一偏置控制电压设为所述第三晶体管变为导通的电平，将所述第二偏置控制电压设为所述第四晶体管变为截止的电平， 在所述低增益模式时，将所述第一偏置控制电压设为所述第三晶体管变为截止的电平，将所述第二偏置控制电压设为所述第四晶体管变为导通的电平。
【文档编号】H03F3/21GK106067767SQ201610212485
【公开日】2016年11月2日
【申请日】2016年4月7日 公开号201610212485.X, CN 106067767 A, CN 106067767A, CN 201610212485, CN-A-106067767, CN106067767 A, CN106067767A, CN201610212485, CN201610212485.X
【发明人】荒屋敷聪, 后藤聪
【申请人】株式会社村田制作所