一种防止短路导通的驱动电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路技术，尤其涉及到驱动电路。
【背景技术】
[0002]在开关电源集成电路中，如果驱动电路的上拉管和下拉管同时导通，会导致烧坏上拉管和下拉管。
【发明内容】
[0003]本实用新型旨在解决现有技术的不足，提供一种能防止短路导通的驱动电路。
[0004]防止短路导通的驱动电路,包括第一反相器、第一或非门、第一与非门、第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五PMOS管和第五NMOS管:
[0005]所述第一反相器的输入端接输入信号和所述第一 PMOS管的栅极和所述第二 NMOS管的栅极和第三PMOS管的栅极和所述第四NMOS管的栅极，输出端接所述第一或非门的输入端和所述第一与非门的输入端；
[0006]所述第一或非门的一输入端接所述第一反相器的输出端和所述第一与非门的一输入端，另一输入端接所述第四PMOS管的漏极和所述第三NMOS管的漏极和所述第五NMOS管的栅极，输出端接所述第二 PMOS管的栅极和所述第一 NMOS管的栅极；
[0007]所述第一与非门的一输入端接所述第二 PMOS管的漏极和所述第一 NMOS管的漏极和所述第五PMOS管的栅极，另一输入端接所述第一反相器的输出端和所述第一或非门的一输入端，输出端接所述第四PMOS管的栅极和所述第三NMOS管的栅极；
[0008]所述第一 PMOS管的栅极接输入信号和所述第一反相器的输入端和所述第二 NMOS管的栅极和所述第三PMOS管的栅极和所述第四NMOS管的栅极，漏极接所述第二 PMOS管的源极，源极接电源VCC ；
[0009]所述第二 PMOS管的栅极接所述第一或非门的输出端和所述第一 NMOS管的栅极，漏极接所述第一 NMOS管的漏极和所述第五PMOS管的栅极和所述第一与非门的一输入端，源极接所述第一 PMOS管的漏极；
[0010]所述第一 NMOS管的栅极接所述第二 PMOS管的栅极和所述第一或非门的输出端，漏极接所述第二 PMOS管的漏极和所述第五PMOS管的栅极和所述第一与非门的一输入端，源极接所述第二 NMOS管的漏极；
[0011]所述第二 NMOS管的栅极接所述第一 PMOS管的栅极和所述第三PMOS管的栅极和所述第四NMOS管的栅极和输入信号，漏极接所述第一 NMOS管的源极，源极接地；
[0012]所述第三PMOS管的栅极接所述第一 PMOS管的栅极和所述第二 NMOS管的栅极和所述第四NMOS管的栅极和输入信号，漏极接所述第四PMOS管的源极，源极接电源；
[0013]所述第四PMOS管的栅极接所述第一与非门的输出端和所述第三NMOS管的栅极，漏极接所述第一或非门的一输入端和所述第三NMOS管的漏极和所述第五NMOS管的栅极，源极接所述第三PMOS管的漏极；
[0014]所述第三NMOS管的栅极接所述第一与非门的输出端和所述第四PMOS管的栅极，漏极接所述第四PMOS管的漏极和所述第一或非门的一输入端和所述第五NMOS管的栅极，源极接所述第四NMOS管的漏极；
[0015]所述第四NMOS管的栅极接所述第一 PMOS管的栅极和所述第二 NMOS管的栅极和所述第三PMOS管的栅极和输入信号，漏极接所述第三NMOS管的源极，源极接地；
[0016]所述第五PMOS管的栅极接所述第二 PMOS管的漏极和所述第一 NMOS管的漏极和所述第一与非门的一输入端，漏极接输出信号和所述第五NMOS管的漏极，源极接电源；
[0017]所述第五NMOS管的栅极接所述第四PMOS管的漏极和所述第三NMOS管的漏极和所述第一或非门的一输入端，漏极接输出信号和所述第五PMOS管的漏极，源极接地。
[0018]当VIN为高电平时，所述第四PMOS管导通，同时第一反相器输出为低电平使得第一与非门输出为高电平，这样所述第三NMOS管导通，使得第五NMOS管的栅极拉低而关闭；由于第五NMOS管的栅极为低电平，这样使得所述第一或非门的两输入端都为低电平而输出为高电平使所述第一 NMOS管导通，由于所述第二 NMOS管的栅极接VIN高电平而使所述第五PMOS管的栅极电压拉低，所述第五PMOS管导通，这个导通是在所述第五NMOS管的栅极为低电平的情况下延迟两个门电路时延才导通的，也就是说在使所述第五NMOS管完全关闭的情况下才让所述第五PMOS管导通，不至于让所述第五PMOS管(上拉管)和所述第五NMOS管(下拉管)有短路导通的机会。
[0019]同理，当VIN为低电平时，所述第五NMOS管导通时是在所述第五PMOS管的栅极为高电平的情况下延迟两个门电路时延才导通的，也就是说在使所述第五PMOS管完全关闭的情况下才让所述第五NMOS管导通，不至于让所述第五PMOS管(上拉管)和所述第五NMOS管(下拉管)有短路导通的机会。
[0020]利用本实用新型提供的驱动电路能防止上拉管和下拉管短路导通。
【附图说明】
[0021]图1为本实用新型的防止短路导通的驱动电路的电路图。
【具体实施方式】
[0022]以下结合附图对本【实用新型内容】进一步说明。
[0023]防止短路导通的驱动电路，如图1所示，包括第一反相器101、第一或非门102、第一与非门 103、第一 PMOS 管 104、第二 PMOS 管 105、第一 NMOS 管 106、第二 NMOS 管 107、第三PMOS管108、第四PMOS管109、第三NMOS管110、第四NMOS管111、第五PMOS管112和第五NMOS管113:
[0024]所述第一反相器101的输入端接输入信号和所述第一 PMOS管104的栅极和所述第二 NMOS管107的栅极和第三PMOS管108的栅极和所述第四匪OS管111的栅极，输出端接所述第一或非门102的输入端和所述第一与非门103的输入端；
[0025]所述第一或非门102的一输入端接所述第一反相器101的输出端和所述第一与非门103的一输入端，另一输入端接所述第四PMOS管109的漏极和所述第三NMOS管110的漏极和所述第五NMOS管113的栅极，输出端接所述第二 PMOS管105的栅极和所述第一 NMOS管106的栅极；
[0026]所述第一与非门103的一输入端接所述第二 PMOS管105的漏极和所述第一 NMOS管106的漏极和所述第五PMOS管112的栅极，另一输入端接所述第一反相器101的输出端和所述第一或非门102的一输入端，输出端接所述第四PMOS管109的栅极和所述第三NMOS管110的栅极；
[0027]所述第一 PMOS管104的栅极接输入信号和所述第一反相器101的输入端和所述第二 NMOS管107的栅极和所述第三PMOS管108的栅极和所述第四NMOS管111的栅极，漏极接所述第二 PMOS管105的源极，源极接电源VCC ；
[0028]所述第二 PMOS管105的栅极接所述第一或非门102的输出端和所述第一 NMOS管106的栅极,漏极接所述第一 NMOS管106的漏极和所述第五PMOS管112的栅极和所述第一与非门103的一输入端，源极接所述第一 PMOS管104的漏极；
[0029]所述第一 NMOS管106的栅极接所述第二 PMOS管105的栅极和所述第一或非门102的输出端，漏极接所述第二 PMOS