基于多环锁相的频率合成器的制造方法
【技术领域】
[0001]本实用新型涉及频率合成领域，具体地，涉及基于多环锁相的频率合成器。
【背景技术】
[0002]近年来，随着超短波通信电台向宽频段、高跳速、多业务、多功能的方向发展，作为电台重要组成部分的频率合成器，承担着为电台提供所需本振信号和各种时钟的关键作用，其带宽、相位噪声、转换时间等指标直接影响电台的通信性能。现代军事电子对频率源的综合性能提出了越来越高的要求。宽频段覆盖、细频段步进、低相位噪声和低杂散水平成为了频率合成器的重要发展趋势。在传统的单一锁相频率合成器中，由于锁相倍频在鉴相频率放大的同时，也将噪声同样放大，其相噪恶化程度为201ogN，其中N为分频比。因此其频率分辨率越高，则参考频率越低，环路进入锁定的暂态时间就越长，相位噪声也就越大。所以，传统的单环PLL频率合成器无法实现较高的频率分辨率。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是提供基于多环锁相的频率合成器，利用直接数字频率合成器DDS产生基带信号，多个单环锁相频率合成器进行扩频，并且在直接数字频率合成器DDS上设置温补振荡器，用于抵消或消减振荡频率的温度漂移，能够得到低相躁、分辨率高的频率。
[0004]本实用新型解决上述问题所采用的技术方案是:基于多环锁相的频率合成器，其特征在于，包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4 ;所述直接数字频率合成器DDS还与一级混频器连接。
[0005]进一步的，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。该频率合成器的相位噪声和频率分辨率相互制约。
[0006]进一步的，所述直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。时钟芯片提供参考时钟，相位累加器对输入的频率控制字进行线性累加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过数模变换器得到相应的阶梯波，最后经低通滤波器得到连续变化的所需频率的波形。该合成器利用相位反馈控制原理控制频率输出，无需外部辅助频率捕获，易于集成，分辨率尚ο
[0007]进一步的，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。
[0008]进一步的，所述直接数字频率合成器DDS的型号为AD9951。
[0009]综上，本实用新型的有益效果是:
[0010]1、该多环电路结构通过直接数字频率合成器DDS基带信号的多级混频，最终实现了宽频段细步进的覆盖，同时，通过合理的频段分配，将各个锁相环路的倍频次数控制在相对较低的水平，相位噪声的恶化量小，保证了各个锁相环及最终输出信号相位噪声的分辨率得到提高。
[0011]2、在直接数字频率合成器DDS上还连接温补振荡器，用于抵消或消减振荡频率的温度漂移，减小信号频率经过单环锁相频率合成器PLLl和直接数字频率合成器DDS的相频率放大后的噪声的放大，提高频率的分辨率。
【附图说明】
[0012]图1是本实用新型的原理框图。
【具体实施方式】
[0013]下面结合实施例及附图，对本实用新型作进一步地的详细说明，但本实用新型的实施方式不限于此。
[0014]实施例1:
[0015]如图1所示，本实用新型包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLLl、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4 ;所述直接数字频率合成器DDS还与一级混频器连接。
[0016]工作原理如下:先将信号输入功分器，利用功分器将信号分为三路分别输出到单环锁相频率合成器PLLl、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，利用直接数字频率合成器DDS产生步进1kHz、带宽10MHz的基带频率信号，然后与单环锁相频率合成器PLL2产生的低相躁点频率通过一级混频器混频后输出，经过前置滤波器的滤波后，再与单环锁相频率合成器PLL3产生的L波段步进10MHz的大步进频率综合，经过二级混频器的再次混频扩频，将窄带细步进信号扩频，并通过后置滤波器滤波后，将产生的宽频带的高分辨率参考信号，最后输入单环锁相频率合成器PLL4，利用其良好的窄带载波跟踪特性对直接数字频率合成器DDS参考信号的杂散分量进行跟踪滤波，最终得到低相躁宽带细步频综信号然后输出。在直接数字频率合成器DDS上还连接温补振荡器，用于抵消或消减振荡频率的温度漂移，减小信号频率经过单环锁相频率合成器PLLl和直接数字频率合成器DDS的相频率放大后的噪声的放大，提高频率的分辨率。
[0017]该多环电路结构通过直接数字频率合成器DDS基带信号的多级混频，最终实现了宽频段细步进的覆盖。同时，通过合理的频段分配，将各个锁相环路的倍频次数控制在相对较低的水平，相位噪声的恶化量小，保证了各个锁相环及最终输出信号相位噪声的分辨率得到提高。
[0018]实施例2:
[0019]本实用新型在实施例1的基础上优选如下:所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。
[0020]直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。
[0021]单环锁相频率合成器PLLl、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。ADF4193的输出相位具有数字可编程功能，在工作频率为2 GHz时，输出信号相位误差为0.5° rms，相位噪声系数基底为-216dBc/Hz，具有3线串行接口，同时片内具有低噪声差动放大器。内部包括一个低噪声的数字鉴频鉴相器PFD和一个精确的差动充电泵。差动放大器将差动充电泵输出转换成一个单端电压输出，提供给外部的压控振荡器VC0。
[0022]直接数字频率合成器DDS的型号为AD9951。AD9951最高工作时钟为400 MHz，采用了先进的CMOS技术。它结合一个片内高速、高性能DAC和比较器构成一个完全数字控制可编程频率合成器，并具有时钟产生功能。AD9951采用48脚表面封装形式封装，支持SPI兼容串口的操作，所有寄存器可以通过并行I/O 口写入，也可以通过串口写入，如定频、捷变跳频等，满足了不同设计的要求。
[0023]如上所述，可较好的实现本实用新型。
【主权项】
1.基于多环锁相的频率合成器，其特征在于，包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLLl、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4 ;所述直接数字频率合成器DDS还与一级混频器连接。
2.根据权利要求1所述的基于多环锁相的频率合成器，其特征在于，所述单环锁相频率合成器PLLl、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。
3.根据权利要求1所述的基于多环锁相的频率合成器，其特征在于，所述直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。
4.根据权利要求1或2所述的基于多环锁相的频率合成器，其特征在于，所述单环锁相频率合成器PLLl、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。
5.根据权利要求1或3所述的基于多环锁相的频率合成器，其特征在于，所述直接数字频率合成器DDS的型号为AD9951。
【专利摘要】本实用新型公开了基于多环锁相的频率合成器，包括功分器、四个单环锁相频率合成器、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、PLL2和PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4；所述直接数字频率合成器DDS还与一级混频器连接。本实用新型通过上述原理，利用直接数字频率合成器DDS产生基带信号，多个单环锁相频率合成器进行扩频，并且在直接数字频率合成器DDS上设置温补振荡器，用于抵消或消减振荡频率的温度漂移，能够得到低相躁、分辨率高的频率。
【IPC分类】H03L7-18
【公开号】CN204376871
【申请号】CN201520121094
【发明人】王文林
【申请人】成都宝通天宇电子科技有限公司
【公开日】2015年6月3日
【申请日】2015年3月2日