一种镜像抑制混频器的制造方法
【技术领域】
[0001]本实用新型涉及电子通信技术领域，具体地讲，是涉及无线通信系统射频接收机中的一种镜像抑制混频器。
【背景技术】
[0002]随着无线通信系统的迅猛发展，对高集成度、低功耗、低成本的收发机的需求迅速增加，如何提高集成度、降低功耗、降低成本对满足上述需求变得越来越迫切。目前随着COMS工艺的发展，其单位增益截止频率已接近GaAs工艺的水平，使得采用CMOS工艺实现射频前端电路成为可能。CMOS工艺存在跨导小、噪声大等不足。
[0003]射频接收机系统中镜像干扰一直是接收机需要克服的重要问题，传统解决方法是采用超外差结构，如图1所示:超外差接收机需要三个外置滤波器(射频滤波器、数字滤波器、中频滤波器)，由外置滤波器现实镜像抑制，这些滤波器无法集成在芯片内部导致接收机无法实现单片全集成。而且高品质的片外滤波器价格昂贵、不能实现低成本。采用外接元件是整个系统的稳定性下降，更严重的是驱动这些外置低阻抗元件需要消耗很大的功耗，其频率越高、功耗越大。
[0004]随着射频集成电路设计技术的发展，为了解决超外差式接收机中镜像抑制滤波器难以集成的问题。出现了 Hartley结构和Weaver结构，这两种结构利用正交混频器可以区分正频率和负频率成分的特点，对有用信号叠加增强有用信号，对镜像信号进行抑制。但是Hartley结构对相位和增益失配很敏感，I/Q两路信号通路在结构上不完全对称，I支路多了一个90°移相器而Q支路没有90°移相器，如图2所示:实际应用中I/Q两路信号通路的混频器会存在一定的失配，导致I/Q两路信号存在相位和幅度上的不匹配；同样两个低通滤波器也会存在一定的失配，再次引入相位和幅度上的不匹配；仅有I支路有90°移相器，而Q支路没有，这会引入额外的相位和幅度误差，以上因素将导致镜像抑制度的下降。
[0005]针对Hartley结构中I/Q两路信号通路不对称的情况，Weaver结构将90°移相器放在本地振荡通路上，通过两次变频结构来实现镜像抑制，这样I/Q两路信号通路就是对称的信号通路，如图3所示。但是与Hartley结构一样，I/Q两路通路分别对信号独立进行处理，存在失配问题导致相位和幅度上的失配，从而降低了镜像抑制度。该结构中一共有四个混频器Mixer，增加了功耗。除此以外，Weaver结构还存在二次镜像干扰的问题。
[0006]零中频接收机直接把RF信号转换到基带信号，不存在镜像干扰。但是零中频接收机存在着I/Q两路通道不匹配、本振泄漏等因素，导致直流偏移难以适应目前大多数调制系统。除了上述几种典型的镜像抑制技术，还有多种镜像抑制技术。如采用RF/IF滤波器的镜像抑制接收机；采用两次变频的超外差镜像抑制结构；基于多相滤波的镜像抑制接收机。各种技术都需要在增益、线性度、噪声系数、隔离度、功耗、成本等因素之间折衷考虑。
[0007]目前多数射频接收机的镜像抑制混频器均采用I/Q两路设计有独立的混频器，如Hartley结构和Wearver结构，镜像抑制度严重依赖于I/Q两路信号通路的精确匹配，然而实际中很难做到I/Q两路信号通路精确匹配，导致镜像抑制度的下降。【实用新型内容】
[0008]为克服现有技术中的上述问题，本实用新型提供一种高集成度、高性能、低功耗、低成本的镜像抑制混频器。
[0009]为了实现上述目的，本实用新型采用的技术方案如下:
[0010]一种镜像抑制混频器，包括集成封装的跨导放大器Gm、混频器Mixerl、混频器Mixer2、序列选择开关SL、多相滤波网络RC-CR、源跟随器⑶和正交本振信号发生器LO，其中，所述混频器Mixerl和混频器Mixer2并联构成I/Q两路混频器共用跨导输入级的双平衡混频器，所述跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器⑶依次连接，所述正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号；所述跨导放大器Gm将射频信号分I/Q两路提供给两混频器，由源跟随器CD输出下变频后的中频信号。
[0011]具体地，为了降低I/Q两路信号通路的失配，所述双平衡混频器包括第一镜像电流源，与第一镜像电流源连接并与跨导放大器Gm以接入射频差分信号的跨导输入级，分别均与跨导输入级连接的I支路混频器开关对和Q支路混频器开关对，各两组分别为I/Q两路混频器开关对提供负载和滤波的RC并联电路，以及为跨导输入级提供注入电流的供电晶体管组，其中，I/Q两路混频器开关对分别输入一路本振差分信号，并分别输出一路下变频后的差分正交信号。
[0012]进一步地，为实现对输出中频信号的排列以便于多相滤波网络对高低本振信号的选择，所述序列选择开关SL包括接收电平控制信号输入并依次串联的两级CMOS反相器，以及四组均与CMOS反相器输出端连接的用于排列双平衡混频器输出信号的互补开关。
[0013]具体地，所述互补开关包括由一对共漏共源的晶体管构成的正开关对，以及由一对共漏共源的晶体管构成的负开关对，其中，正开关对的两晶体管栅极分别连接第一级和第二级CMOS反相器，负开关对的两晶体管栅极也分别连接第一级和第二级CMOS反相器且与正开关对的连接方式相反；四个正开关对将分别由其晶体管漏极输入的四路差分正交信号从其晶体管源极输出相位顺时针依次相差/2的四路多相信号，四个负开关对将分别由其晶体管源极输入的四路差分正交信号从其晶体管漏极输出相位逆时针依次相差π /2的四路多相信号。
[0014]更进一步地，为实现镜像抑制功能，所述多相滤波网络RC-CR包括由相应数量个RC滤波单元构成的四路输入输出的三阶RC多相滤波网络结构，以及在每路输出末端前设置的保护电容。
[0015]更具体地，每一个所述RC滤波单元均由相同输入端的电阻R和电容C构成，一个RC滤波单元中的电容C输出端与同一阶内下一个RC滤波单元中的电阻R输出端连接，且尾端RC滤波单元中的电容C输出端与首端RC滤波单元中的电阻R输出端连接；一个RC滤波单元中电阻R输出端与同一路的下一个RC滤波单元输入端连接。
[0016]为了提高前后级电路之间的隔离性，所述源跟随器CD包括四路与多相滤波网络RC-CR各输出端对应的源跟随器，每路源跟随器均由晶体管、负载和第二镜像电流源构成，其中晶体管栅极输入信号并连接负载，漏极接入供电VCC，源极输出信号并与第二镜像电流源连接。同时，为I/Q两路信号配置匹配的负载，以为后级电路提供强力驱动。
[0017]为了实现正交本振差分信号的输出，所述正交本振信号发生器LO包括第三镜像电流源，与第三镜像电流源连接并输入时钟差分信号且输出I/o两路正交本振差分信号的主触发器和从触发器，与主触发器正反馈连接形成的主锁存结构，与从触发器正反馈连接形成的从锁存结构，以及与主触发器连接的I路源极跟随器和与从触发器连接的Q路源极跟随器，其中，I/O两路正交本振差分信号分别由I/O两路源极跟随器输出至两混频器。
[0018]与现有技术相比，本实用新型具有以下有益效果:
[0019]本实用新型将实现镜像抑制的各模块高集成度地在片内集成，采用I/Q两路信号通路共用一个跨导输入级的结构，下变频后经过序列选择开关直接进入RC多相滤波网络，避免了信号多次独立处理过程中引入的相位和幅度的失配问题，在实现高镜像抑制度的同时也使得电路结构简化，几乎不使用有关镜像抑制的外围器件便可实现高镜像抑制度，有效地减小了芯片面积，降低了功耗，节约了成本，同时避免了超外差结构使用片外滤波器的缺点，与Hartley和Weaver结构相比则减小了相位和幅度失配，提高了 I/Q两路信号通路的匹配精度，进而提高镜像抑制度，具有广泛的应用前景，适合推广应用。
【附图说明】
[0020]图1为超外差接收机的系统结构框图。
[0021]图2为Hartley镜像抑制结构的系统结构框图。
[0022]图3为Wearver镜像抑制结构的系统结构框图。
[0023]图4为本实用新型的系统结构框图。
[0024]图5为本实用新型中双平衡混频器的电路原理图。
[0025]图6为本实用新型中序列选择开关的电路原理图。
[0026]图7为本实用新型中多相滤波网络的电路原理图。
[0027]图8为本实用新型中源跟随器的电路原理图。
[0028]图9为本实用新型中正交本振信号发生器的结构框图。
[0029]图10为本实用新型中正交本振信号发生器的电路原理图。
【具体实施方式】
[0030]下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。
实施例
[0031]如图4至图10所示，该镜像抑制混频器，包括依次连接的跨导放大器Gm、双平衡混频器、序列选择开关SL、多相滤波网络RC-CR、源跟随器⑶，以及与双平衡混频器连接的正交本振信号发生器LO，其中，双平衡混频器由混频器Mixerl和混频器Mixer2并联形成I/Q两路混频器共用跨导输入级结构构成，并且上述所有器件均封装集成于片内。射频差分信号由跨导放大器Gm输入，且跨导放大器Gm将射频差分信号方法后分I/Q两路提供给两混频器，正交本振信号发生器LO为I/Q两路混频器提供相位相差90°的正交本振信号，双平衡混