一种新型锁相环频率合成器的制造方法
【技术领域】
[0001]本实用新型涉及通信技术领域，尤其涉及一种新型锁相环频率合成器。
【背景技术】
[0002]目前在国内外，锁相技术在通信、航天、测量、电视、原子能、电机控制等领域中已有广泛应用。利用锁相环技术能够高性能地完成信号的提取、跟踪与同步，模拟和数字通信的调制与解调、频率合成等功能，已经成为电子设备中常用的基本部件之一。锁相环是一个相位误差控制系统，它比较输入信号和振荡器输出信号之间的频率和相位差，从而产生相位误差控制信号来调整压控振荡器的频率，以达到与输入信号同频、同相的目的。锁相频率合成器的核心是锁相环路，锁相环路有模拟锁相环、全数字锁相环、模数混合锁相环等类型。
[0003]目前，已有单片集成全数字锁相环的商用产品，但作为某一个实际项目设计，需要的锁相电路特性不尽相同，有些现成的产品，不是成本高、体积大、资源浪费多，就是不能完全满足设计性能的要求。根据位移检测的特点，采用高密度可编程逻辑器件，可根据实际要求，充分利用器件资源，同时把一些相关的数字电路组合在一起，不仅提高了系统的集成度和可靠性，降低了功耗，降低了成本，而且使电路性能得到明显改善。
[0004]频率合成技术在无线电通信系统、电子系统和控制系统等各个领域中均得到广泛的应用。频率合成器是锁相环技术应用的一种常用方式，在调频收音机、电视接收机和军事通信设备中具有重要的作用。随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。但是目前的锁相频率合成器结构复杂，调试不方便，系统稳定性不尚。
【实用新型内容】
[0005]本实用新型所要解决的技术问题在于，提供一种新型锁相环频率合成器，结构简单，调试方便，系统稳定性高。
[0006]为了解决上述技术问题，本实用新型提供了一种新型锁相环频率合成器，包括:
[0007]参考信号生成模块，用于产生参考信号，具体包括振荡电路与振荡电路连接的参考分频器；
[0008]锁相环模块，与所述参考信号输入模块连接，用于通过对参考信号和可变分频模块输出信号的相位进行比较，使锁相环模块输出信号与参考信号实现同步，具体包括锁相环集成电路芯片、设置于所述锁相环集成电路芯片外围的环路滤波器和设置于所述锁相环集成电路芯片外围的VC0外部电路；
[0009]可变分频模块，与所述锁相环模块连接，用于根据锁相环模块输出信号产生分频频率，反馈至锁相环模块，具体以级联的个位分频器和十位分频器为核心。
[0010]进一步的，所述振荡电路以晶体振荡器为核心。
[0011]进一步的，所述参考分频器是型号为HEF4060的分频器。
[0012]进一步的，所述锁相环集成电路芯片型号具体为⑶4046。
[0013]进一步的，所述个位分频器和十位分频器具体为型号为⑶4522的分频器，个位分频器和十位分频器分别连接一拨码开关，以控制分频比。
[0014]实施本实用新型，具有如下有益效果:本发明结构简单，调试方便，系统稳定性高。
【附图说明】
[0015]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是本实用新型提供的新型锁相环频率合成器的一个实施例的系统框图；
[0017]图2是图1中参考信号生成模块101的内部具体电路图；
[0018]图3是图1中锁相环模块102的内部具体电路图；
[0019]图4是图1中可变分频模块103的内部具体电路图
[0020]图5是本实用新型提供的新型锁相环频率合成器的具体电路图。
【具体实施方式】
[0021]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0022]图1是本实用新型提供的新型锁相环频率合成器的一个实施例的系统框图，包括参考信号生成模块101、锁相环模块102、可变分频模块103，
[0023]参考信号生成模块101用于产生参考信号，具体包括振荡电路与振荡电路连接的参考分频器，具体参考图2和图5，其中，所述振荡电路以晶体振荡器为核心，稳定性能比较高，所述参考分频器是型号为HEF4060的分频器，，比较简洁、方便。1MHz经过HEF4060分频后产生基准信号ΙΚΗζ方波。
[0024]锁相环模块102与所述参考信号输入模块101连接，用于通过对参考信号和可变分频模块输出信号的相位进行比较，使锁相环模块输出信号与参考信号实现同步，如图3和图5所示，具体包括锁相环集成电路芯片(型号具体为CD4046)、设置于所述锁相环集成电路芯片外围的环路滤波器和设置于所述锁相环集成电路芯片外围的VC0外部电路。环路滤波器的取值:R2 = 100K，正常情况下，R3的取值需要远远小于R2，所以，R3取5K，C3 =34.2pF0
[0025]可变分频模块103，与所述锁相环模块102连接，用于根据锁相环模块输出信号产生分频频率，反馈至锁相环模块102，如图4和图5所示，具体包括以级联的个位分频器和十位分频器为核心。所述个位分频器和十位分频器具体为型号为CD4522的分频器，个位分频器和十位分频器分别连接一拨码开关，以控制分频比。个位分频器和十位分频器为两级可预置分频器，每级的分频比由拨码开关DSW1、DSW2选择，个位分频器和十位分频器分别对应着分频比N的十位、个位分频器，因为它们是可以使用BCD码来置数的，DSW1控制第一片⑶4522，DSW2控制第二片⑶4522，它们分别对应分频比的十位和个位。当程序分频器的分频比N置成1，该电路就是一个基本锁相环电路，把两级程序器的分频比N置成57，输出频率为57KHz。即为:输入一个固定信号频率fr，即可得到一系列所需要的的频率，其频率间隔等于fr，这里为ΙΚΗζ。对选择不同的fr，则可以获得不同的fr的频率间隔。最后频率合成器输出的频率范围是ΙΚΗζ-ΙΟΟΚΗζ
[0026]本实用新型的参考振荡器采用晶体振荡器，稳定性能比较高。参考分频器是采用HEF4060计数器来分频，比较简洁、方便。锁相环集成电路用的⑶4046，该芯片应用比较成熟，外围电路包括VC0外部电路和环路滤波器。VC0部分直接影响整个设计的中心频率。环路滤波器是用来过滤掉一些高频分量和谐波分量，只让低频成分通过。从PD2输出的信号在进入压控振荡器前就需要通过低频滤波器来使控制信号趋于稳定。因为压控振荡器端的控制信号只需要低频的直流分量，而鉴相器端输出的信号含有各种各样的频率成分，需要的却只是低频成分，高频分量需要过滤掉，参数也需慎重选择。最后，可变分频器采用两片计数器级联，再用拨码器控制，实现效果较好，操作简单、方便。
[0027]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0028]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种新型锁相环频率合成器，其特征在于，包括: 参考信号生成模块，用于产生参考信号，具体包括振荡电路与振荡电路连接的参考分频器； 锁相环模块，与所述参考信号输入模块连接，用于通过对参考信号和可变分频模块输出信号的相位进行比较，使锁相环模块输出信号与参考信号实现同步，具体包括锁相环集成电路芯片、设置于所述锁相环集成电路芯片外围的环路滤波器和设置于所述锁相环集成电路芯片外围的VCO外部电路； 可变分频模块，与所述锁相环模块连接，用于根据锁相环模块输出信号产生分频频率，反馈至锁相环模块，具体以级联的个位分频器和十位分频器为核心。2.如权利要求1所述的新型锁相环频率合成器，其特征在于，所述振荡电路以晶体振荡器为核心。3.如权利要求1所述的新型锁相环频率合成器，其特征在于，所述参考分频器是型号为HEF4060的分频器。4.如权利要求1所述的新型锁相环频率合成器，其特征在于，所述锁相环集成电路芯片型号具体为⑶4046。5.如权利要求1所述的新型锁相环频率合成器，其特征在于，所述个位分频器和十位分频器具体为型号为CD4522的分频器，个位分频器和十位分频器分别连接一拨码开关，以控制分频比。
【专利摘要】本实用新型公开了一种新型锁相环频率合成器，包括：参考信号生成模块，用于产生参考信号，具体包括振荡电路与振荡电路连接的参考分频器；锁相环模块，与所述参考信号输入模块连接，用于通过对参考信号和可变分频模块输出信号的相位进行比较，使锁相环模块输出信号与参考信号实现同步，具体包括锁相环集成电路芯片、设置于所述锁相环集成电路芯片外围的环路滤波器和设置于所述锁相环集成电路芯片外围的VCO外部电路；可变分频模块，与所述锁相环模块连接，用于根据锁相环模块输出信号产生分频频率，反馈至锁相环模块，具体以级联的个位分频器和十位分频器为核心。本实用新型结构简单，调试方便，系统稳定性高。
【IPC分类】H03L7/18, H03L7/099
【公开号】CN205017304
【申请号】CN201520807602
【发明人】赵益波, 史云姣, 阮玮琪
【申请人】南京信息工程大学
【公开日】2016年2月3日
【申请日】2015年10月19日