在一集成电路中的位准移位器电路及集成电路系统的制作方法
【专利说明】在一集成电路中的位准移位器电路及集成电路系统
[0001 ] 本实用新型要求美国在先申请的申请日为2014年8月22日，申请号为14/466,569的优先权。
技术领域
[0002]本实用新型涉及电子电路技术领域，特别是指一种在一集成电路中的位准移位器电路及集成电路系统。
【背景技术】
[0003]现有的系统单晶片(SoC)的集成电路(IC)(“SoC”）可以具有多个电压域(domain)，以将不同的部件操作在不同的电源电压(supply voltage)下。多个电压域的使用可以容许有效率的电源管理。为了横跨电压域来发送信号，一“位准移位器电路”可被设置在接收器处，以移位所发送的信号的电压域的电源电压，以便将一信号的电源电压从一域移位到另一域。由于需要在每一个具有在电压域之间的信号转换的接收器处提供多个电源电压，因此这些“多电源的”位准转换器电路可能会造成在所述SoC中的电源绕线的拥塞。再者，在动态可扩充的SoC中，电源电压在硅技术实现之前可能是未知的。
[0004]单一电源的位准移位器电路是另一种类型的位准移位器，其利用在所述接收器的电压域中的单一电源来操作。现有的单一电源的位准移位器电路是具有有限的操作范围、在操作范围上是缓慢的、单向的、和/或实施面积消耗量大的。
【实用新型内容】
[0005]以上所述的技术问题可透过本实用新型提供一种在一集成电路中的位准移位器电路及集成电路系统来加以解决。在一实例中，位准移位器电路解决现有的单一电源的位准移位器存在的具有有限的操作范围、操作范围上的缓慢操作、单向的操作、和/或实施面积消耗量大等问题。在一实例中，位准移位器电路也解决“多电源的”位准移位器电路所造成的系统单晶片(S ο C)中的绕线拥塞的问题。
[0006]可编程的单一电源的位准移位器电路被描述。在一范例的实施方式中，一种在一集成电路(IC)中的位准移位器电路是包含多个场效晶体管(FET)，其被耦接以提供:一第一反相器，其具有一被配置以接收一具有一第一电源电压的输入信号的输入端口、一输出焊、以及一偏压焊;一第二反相器，其具有一親接至所述第一反相器的所述输出焊的输入焊、一输出焊、以及一親接至一第二电源电压的偏压端口 ；一二极管接法的（diode-connected)FET，其耦接在所述第二电源电压与所述第一反相器的所述偏压埠之间；一与所述二极管接法的FET并联的第一FET，其具有一耦接至所述第二反相器的所述输出的闸极；以及一与所述二极管接法的FET以及所述第一 FET并联的第二 FET，其具有一被配置以接收一模式选择信号的闸极。
[0007]在另一范例的实施方式中，一种集成电路系统是包含被配置在多个电压域下的多个集成电路，所述多个集成电路的至少一集成电路具有多个单一电源的位准移位器电路，其分别包含:一第一反相器，其具有一被配置以接收一具有一在所述多个电压域的一个电压域中的电源电压的输入信号的输入端口、一输出焊、以及一偏压焊;一第二反相器，其具有一耦接至所述第一反相器的所述输出埠的输入埠、一输出埠、以及一耦接至在所述多个电压域的另一个电压域中的另一电源电压的偏压端口； 一二极管接法的FET，其耦接在所述另一电源电压与所述第一反相器的所述偏压埠之间；一与所述二极管接法的FET并联的第一FET，其具有一耦接至所述第二反相器的所述输出的闸极；以及一与所述二极管接法的FET以及所述第一 FET并联的第二 FET，其具有一被配置以接收一模式选择信号的闸极。
[0008]在另一范例的实施方式中，一种在一可编程的集成电路中转换一输入到一接收器的信号的电源电压位准的方法，其包含:耦接具有一第一电源电压的所述信号至在具有一第二电源电压以及一模式选择电路的所述接收器中的一单一电源的位准移位器电路;驱动一模式选择信号至所述模式选择电路，以将所述单一电源的位准移位器电路组态设定在一第一模式或是一第二模式中，若所述第一电源电压大于或等于所述第二电源电压，则所述第一模式被选择，若所述第一电源电压小于所述第二电源电压，则所述第二模式被选择;并且提供一具有所述第二电源电压的经转换的信号。
[0009]本实用新型上述的范例性技术方案至少包括以下有益效果。在上述的范例性技术方案中，位准移位器电路只需要在一集成电路中的小的实施面积，当被使用在其操作范围内时并没有消耗静态功率，并且具有最小或没有延迟惩罚；具有对于设计效能的最小影响；是双向的;且在操作期间消耗很低的静态及动态功率消耗。
[0010]其它特点从考虑将会于以下叙述的详细说明以及权利要求而会被体认出。
【附图说明】
[0011]图I表不为根据一范例实施方式的一种集成电路(IC)系统的方块图；
[0012]图2表不为根据一范例实施方式的图I的集成电路系统的一部分的方块图；
[0013]图3表示为一范例实施方式的一种现场可编程的门阵列(FPGA)架构；
[0014]图4表示为根据根据一范例实施方式的一种可编程的单一电源的位准移位器(SS-LS)电路的电路图；
[0015]图5表不为根据一范例实施方式的一种在一可编程的集成电路中转换一输入至一接收器的信号的电源电压位准的方法的流程图。
[0016][主要附图标记说明]
[0017]106可编程的单一电源的位准移位器(SS-LS)电路
[0018]208模式选择电路
[0019]402第一反相器
[0020]404第二反相器[0021 ] 406偏压埠
[0022]408偏压埠
[0023]IN输入埠
[0024]OUT输出埠
[0025]OUTB 输出埠
【具体实施方式】
[0026]为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0027]本实用新型针对现有的位准移位器存在的操作缓慢、消耗大、可能造成SoC中的电源绕线的拥塞等问题，提供一种在一集成电路中的位准移位器电路，包括：
[0028]多个场效晶体管(FET)，其被耦接以提供：
[0029]—第一反相器，具有一被配置以接收一具有一第一电源电压的输入信号的输入端口、一输出焊、以及一偏压焊；
[0030]—第二反相器，具有一親接至所述第一反相器的所述输出；t阜的输入；t阜、一输出;t阜、以及一耦接至一第二电源电压的偏压端口；
[0031]—二极管接法的场效晶体管，耦接在所述第二电源电压与所述第一反相器的所述偏压埠之间；
[0032]—与所述二极管接法的场效晶体管并联的第一场效晶体管，具有一耦接至所述第二反相器的所述输出的闸极；以及
[0033]—与所述二极管接法的场效晶体管以及所述第一场效晶体管并联的第二场效晶体管，其具有一被配置以接收一模式选择信号的闸极。
[0034]在本实用新型的上述实施例中，在一集成电路中的位准移位器电路是包含多个场效电晶体(FET)，其被耦接以提供第一及第二反相器、一二极体接法的FET、以及第一及第二FET。所述第一反相器是具有一被配置以接收一具有一第一电源电压的输入信号的输入埠，并且藉由耦接至一第二电源电压的所述二极体接法的FET而被偏压。所述第二反相器是具有一耦接至所述第一反相器的一输出埠的输入埠，并且藉由所述第二电源电压而被偏压。所述第一 FET是与所述二极体接法的FET并联，并且具有一耦接至所述第二反相器的一输出的闸极。所述第二FET是与所述二极体接法的FET以及所述第一FET并联，并且具有一被配置以接收一模式选择信号的闸极。
[0035]为了转换一输入信号的电源电压，所述信号是被耦接至所述第一反相器的输入。所述模式选择信号是被驱动以将所述位准移位器电路组态设定在一第一模式或是一第二模式中。若所述输入信号的电源电压大于或等于偏压所述位准移位器的所述第二电源电压，则所述第一模式被选择。在此模式中，所述第二FET是利用所述第二电源电压来偏压所属第一反相器，并且所述位准移位器可以运作为一增加最小的延迟至所述信号的缓冲器。再者，所述位准移位器并没有消耗动态或静态功率。若所述输入信号的电源电压小于偏压所述位准移位器的所述第二电源电压，则所述第二模式被选择。在此模式中，所述二极体接法的FET是利用一较低的电源电压（例如，所述第二电源电压减去所述二极体接法的FET的一临界电压)来偏压所述第一反相器，以考量所述输入信号