高速数/模转换模块的制作方法
【技术领域】 [0001] ：
[0002] 本实用新型设及数/模转换模块，具体地讲是一种高速数/模转换模块，主要面向 参加电子设计竞赛的学生W及在校学生中FPGA初级使用者，也可用于教师指导下的本科 课程设计和毕业设计开发。
[000引【背景技术】：
[0004] 随着FPGA (Field - Programm油le Gate Array,即现场可编程口阵列）的发展， FPGA系统对数字的处理能力越来越强，为了增强FPGA系统输出模拟信号的精度，对高精度 高转换速率的数/模转换模块的要求越来越高。但是传统FPGA系统使用的数/模转换模 块转换速度和精度比较低，输出的杂波分量高。有些高性能的数/模转换模块线路连接复 杂、价格过于昂贵，不适合在电子竞赛中使用。
[0005] 【实用新型内容】；
[0006] 本实用新型的目的是克服上述已有技术的不足，而提供一种高速数/模转换模 块；主要解决现有传统FPGA系统使用的数/模转换模块由于转换速度和精度比较低其输出 的杂波分量高，及有些高性能的数/模转换模块线路连接复杂、价格过于昂贵等问题。
[0007] 本实用新型的技术方案是：高速数/模转换模块，其特殊之处在于，包括两片 AD9764高速数/模转换忍片1、11和忍片外围转换电路；所述的两片AD9764高速数/模转 换忍片为AD9764高速数/模转换忍片I和AD9764高速数/模转换忍片II，二者通过供电 模块连接；所述的忍片外围转换电路为AD9764高速数/模转换忍片I连接输入管脚I、输 出管脚I和时钟输入I，AD9764高速数/模转换忍片II连接输入管脚II、输出管脚II和 时钟输入II。
[0008] 本实用新型所述的高速数/模转换模块可W满足用户对于高速信号产生的要求， 用户可W借助FPGA核屯、模块板，利用孤S技术实时产生点频、线性调频、ASK、FSK等各种形 式的数字信号，并通过控制高速数/模转换来得到所需的模拟信号。
[0009] 本实用新型所述的高速数/模转换模块与现有技术相比具有如下有益效果：1、具 有灵活的单电源工作电压范围（2.7 V至5.5 V)和低功耗特性，非常适合便携式和低功耗 应用；通过降低满量程电流输出，可W将功耗进一步降至仅45 mW，而性能只是略有下降； 此外，在省电模式下，待机功耗可降至约25mW ;2、提供出色的交流和直流性能，同时支持最 高14位分辨力和125 MSPS的更新速率；分段电流源架构与专有开关技术相结合，可减小杂 散分量，并增强了动态性能；3、元器件线路连接简单，可W与FPGA核屯、模块连接，直接用于 参加电子竞赛；4、结合FPGA实现将离散的数字量转换为连接变化的模拟量的数/模转换模 块，解决了传统数/模转换模块转换速度和精度低，输出杂波分量高，元器件线路连接复杂 等缺点，同时价格适中，克服了某些集成数/模转换模块价格昂贵的缺点，可W用于入口培 心1|，也可W用于直接参赛。
【附图说明】 [0010] ：
[0011] 图1是本实用新型高速数/模转换模块连接结构示意图；
[0012] 图2是本实用新型高速数/模转换模块中忍片外围转换电路图；
[0013] 图3是本实用新型高速数/模转换模块布局图。
【具体实施方式】 [0014] ：
[0015] 下面结合说明书附图和【具体实施方式】对本实用新型作进一步的描述；所举实施例 仅用于解释本实用新型，并非用于限制本实用新型的保护范围。
[0016] 实施例1，参见图1，采用两片AD9764高速数/模转换忍片I、II，AD9764为ADI公 司生产的单片集成的14位分辨力、125MHz最高采样频率的D/A转换器AD9764,单5V电源 供电，输入数据格式为直接二进制码，AD9764是高性能的TXDAC?系列中的一款低功耗CMOS 数/模转换器，TXDAC?系列由管脚互相兼容的8、10、12和14位D/A转换器组成，是为通信 系统专口优化设计的；AD9764高速数/模转换忍片I 1和第二AD9764高速数/模转换忍 片II 2通过供电模块3连接；将AD9764高速数/模转换忍片I 1连接输入管脚I 4、输出 管脚I 5和时钟输入I 6，AD9764高速数/模转换忍片II 2连接输入管脚II 7、输出管脚 II 8和时钟输入II 9,形成忍片外围转换电路；忍片外围转换电路将输出电流通过一个运 算放大器AD8009,转换成单端电压输出。
[0017] AD9764忍片的工作原理如下：
[001引（1)数字输入
[0019] AD9764的数字输入包括14个数据输入引脚，运14位并行数据输入遵循标准正二 进制编码，其中DB13是最高有效数据位(MSB)而DB0是最低有效数据位（LSB)。
[0020] (2)模拟输出
[0021] AD9764产生两个互补电流输出郝;%i如此时％15*:郝%捷都为输入码 与满量程输出电流％的函数，关系如下：
[0024] 满量程输出电流^^的大小取决于REFI0与满量程电流输出调节端FSADJ的负 载电阻%*成反比。
[002引马jig?社带妨能通过负载电阻.去接曲转换成互补单端电压输出:攝咕.和::?如r;，存在 于％肖郝％#:：^间的差分电压通过变压器或差分放大器转换成单端电压。
[0026] (3)参考电压的选用
[0027] 设计中的参考电源配置使用内部参考电源，当REFI0与AC0M相连时，此时参考电 源采用的是内部参考电源，且REFI0提供1. 20V的输出电压。此时必须要在REFI0与RE化0 引脚之间外加一个大于或等于0-1#^的陶瓷电容。
[002引（4)外围电路设计
[0029] AD9764的外围电路设计如图2所示；
[0030] 存在于%*和%*自之间的差分电压%^通过一个运算放大器AD8009转换成单 端电压输出%Γ。与R65成正比，与R60成反比。
[0031] 已知满量程电流输出调节端FSADJ的负载电阻^，又已知單胃和通过的 负载电阻*可得：
[0032]
(1-3)
[003引其中，:搬始;:城銷i瑜取值范围为：0~16383,对应%j*的取值范围为：-3. 84V~ 3. 84V0
[0034] 由于AD9764对模拟电源电压的稳定性要求很苛刻，因此不能直接采用PCI插脚上 的巧V电源，而是由一片电源稳压忍片MC78M05实现从PCI插脚上的+12V电压到巧V的电 压稳压。+3. 3V的数字电源由一片电源转换忍片LT1764实现中从PCI插脚上的巧V电压到 3. 3V的电压转换。该方法得到的电压较稳定，保证了输出的准确性。模块布局图如图3所 /J、- 〇
[0035] 下面W "银齿波输出实验"为例，具体说明该模块的用途及特点。
[0036] 实验目的就是完成从高速数/模转换模块上的D/A1和D/A2分别输出银齿波。
[0037] 本实验的基本原理是利用FPGA内部对晶振时钟进行计数，将14位计数器的值送 给14位的高速数/模转换模块，计数器计到最大值溢出归零。用示波器观察输出信号波形， 若D/A输出银齿波，则说明高速数/模转换模块上的电路工作正常。高速数/模转换模块 上有2路D/A，要分别测试，测试方法一样。
[0038] W上所述仅为本实用新型的优选实施例而已，并不用于研制本实用新型，对于本 领域的技术人员来说，本实用新型可W有各种更改和变化。凡在本实用新型的精神和原则 之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
【主权项】
1.高速数/模转换模块，其特征在于，包括两片AD9764高速数/模转换芯片和芯片外 围转换电路；所述的两片AD9764高速数/模转换芯片为AD9764高速数/模转换芯片I( 1) 和AD9764高速数/模转换芯片II (2)，二者通过供电模块（3)连接；所述的芯片外围转换 电路为AD9764高速数/模转换芯片I (1)连接输入管脚I (4)、输出管脚I (5)和时钟输 入I (6)，AD9764高速数/模转换芯片II (2)连接输入管脚II (7)、输出管脚II (8)和 时钟输入Π (9)。
【专利摘要】本实用新型公开了一种高速数/模转换模块，其特点是，包括两片AD9764高速数/模转换芯片I、II和芯片外围转换电路；两片AD9764高速数/模转换芯片（I、II）通过供电模块（3）连接；芯片外围转换电路为AD9764高速数/模转换芯片I（1）连接输入管脚I（4）、输出管脚I（5）和时钟输入I（6），AD9764高速数/模转换芯片II（2）连接输入管脚II（7）、输出管脚II（8）和时钟输入II（9）；通过使用AD9764芯片，采用一个分段式电流源结构和特殊的开关相结合，减少了杂波分量，提高了动态性能，转换速度可以达到100MHz，转换精度为14位，解决了传统数/模转换模块转换速度低，输出杂波分量高，电路复杂等缺点，价格较低，解决了部分集成数/模转换模块价格过于昂贵的缺点。
【IPC分类】H03M1/66
【公开号】CN205160503
【申请号】CN201520869131
【发明人】林雪原, 高青伟, 王萌, 王林, 孙炜玮
【申请人】中国人民解放军海军航空工程学院
【公开日】2016年4月13日
【申请日】2015年11月3日