一种时间交织流水线adc系统的制作方法
【技术领域】
[0001 ]本实用新型涉及一种时间交织流水线ADC系统。
【背景技术】
[0002]由于单路流水线ADC系统的处理速度限制，在实现高速流水线ADC时经常使用时间交织结构拼接。时间交织流水线ADC结构可将原本对单路ADC的速度要求降低N倍，N为系统拼接的单路流水线ADC路数。虽然时间交织结构大幅拓展了 ADC系统的采样速度，但各单通道ADC之间的各类匹配误差限制了时间交织ADC系统性能的提升。
[0003]随着集成电路工艺的进步，数字自适应校正技术(简称LMS)被广泛的应用于解决ADC的各类偏差问题。时间交织流水线ADC系统一般涉及通道间采样偏差、通道间直流静态偏差(简称Offset)以及通道间增益偏差三种偏差。而传统的LMS算法需要针对不同种类偏差注入不同种类扰动信号并设计各自的LMS校正环路。这类方法具有较大的系统开销与缓慢的系统响应。比如，需要设计专门的全速采样保持电路以统一注入增益校正或offset校正扰动信号，使采样保持电路成为了系统瓶颈并消耗大量功耗;需要设计高开销的小数数字延迟电路以修正各通道间延迟偏差。需要一种低开销，高鲁棒的时间交织ADC方案。
【实用新型内容】
[0004]本实用新型的目的在于克服现有技术的不足，提供一种时间交织流水线ADC系统，其包括数模转换器结构和扰动校准信号注入结构，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，通过冗余采样通路实现随机采样，使用基于冗余通路的随机采样替代通道延迟校正。
[0005]本实用新型的目的是通过以下技术方案来实现的:一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N2 4，M2 3。
[0006]所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC的负输入端还通过电容Csan[n]与DAC的负输出端连接，并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接。
[0007]系统中每个采样通道进行固定的物理倒向连接，通过采样通道的随机操作形成随机倒向的offset校正信号。
[0008]所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_0p[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。
[0009]本实用新型的有益效果是:本实用新型提供了一种时间交织流水线ADC系统，其包括数模转换器结构和扰动校准信号注入结构，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，通过冗余采样通路实现随机采样，使用基于冗余通路的随机采样替代通道延迟校正，使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销;使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求。
【附图说明】
[0010]图1为时间交织ADC系统框图；
[0011]图2为采样通道结构图。
【具体实施方式】
[0012]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0013]如图1所示，一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，?+」=Ν$ψΝ24，Μ23。
[0014]如图2所示，所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC的正输入端还通过电容Csap[η]与DAC的正输出端连接，并行ADC的负输入端还通过电容Csan[η]与DAC的负输出端连接，并行ADC的正负输入端之间通过开关Srstp[η]与Srstn[η]连接。
[0015]系统中每个采样通道进行固定的物理倒向连接，通过采样通道的随机操作形成随机倒向的offset校正信号。
[0016]所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_0p[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。
[0017]该时间交织流水线ADC系统，输入信号并行接入N个采样通道，每个系统采样周期只有一个通道处于采样状态而其余通道处于流水处理或空闲等待状态，当所述系统配置了N个采样通道，且N>M+2时，信号采样便可在每M+3个周期具备随机选择采样通道顺序的能力，并将通道的系统固定时钟延迟偏差随机化到噪声底。由于所述系统中采样通道的正负极性特意安排不一致，随机化的通道顺序选择将同时使各运算放大器的输入输出模拟信号的平均值为零，使M个运算放大器输出的信号平均值与输入信号无关，从而使后续数字算法系统可以运用LMS算法校正运放自身直流偏斜。由于所述系统中，各采样通道中电容与各运算放大器具有全连接的形式，各采样通道电容可以以一个通道(例如通道O)作为基准进行静态校准，使各个通道增益校准LMS算法可使用各自独立扰动(简称Dither)信号作为算法注入，降低了所述系统对校准注入信号的时序要求与精度要求。
【主权项】
1.一种时间交织流水线ADC系统，其特征在于:它包括N个采样通道1个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，?+」=Ν$ψΝ24，Μ23。2.根据权利要求1所述的一种时间交织流水线ADC系统，其特征在于:所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC的负输入端还通过电容Csan[n]与DAC的负输出端连接，并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接。3.根据权利要求1所述的一种时间交织流水线ADC系统，其特征在于:系统中每个采样通道进行固定的物理倒向连接，通过采样通道的随机操作形成随机倒向的offset校正信号。4.根据权利要求1所述的一种时间交织流水线ADC系统，其特征在于:所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_op[n]，复位开关在每个运放通路在每M个周期放大新信号时进行短脉冲复位。
【专利摘要】实用新型公开了一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器重新整合为单路信号。使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，节约大量功耗与面积开销。
【IPC分类】H03M1/12
【公开号】CN205179022
【申请号】CN201521056813
【发明人】马骁, 蒋奇, 辜波
【申请人】成都博思微科技有限公司
【公开日】2016年4月20日
【申请日】2015年12月17日