一种快速启动的低功耗晶振电路的制作方法
【技术领域】
[0001]本实用新型涉及晶振时钟领域，尤其是一种快速启动的低功耗晶振电路。
【背景技术】
[0002]传统的低速晶振电路的电路结构简单且功耗低，但是晶振起振的时间一般比较长，一般在几毫秒到十几毫秒之间；现有电路应用中，要求系统能够快速启动，为了达到快速起振的效果，使用功耗较大的放大器，增大了电路的功耗;并且晶振电路结构复杂。
【实用新型内容】
[0003]为了解决上述技术问题，本实用新型的目的是提供一种快速启动的低功耗晶振电路。
[0004]本实用新型所采用的技术方案是:一种快速启动的低功耗晶振电路，包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块的输出端与输入模块的输入端连接。
[0005]进一步地，所述加速模块包括第一匪OS管、第二匪OS管和第一电阻，所述第一 NMOS管的衬底与第二WOS管的衬底连接，所述第一匪OS管的源极与第二匪OS管的漏极连接，所述第一 NMOS管的漏极与偏置模块连接，所述第一 NMOS管的栅极与偏置模块连接，所述第二NMOS管的源极与第一电阻的一端连接，所述第一电阻的另一端与第二 NMOS管的栅极连接。
[0006]进一步地，所述检波模块为一个检波电路，包括第三匪OS管、第四匪OS管、第五匪OS管和第六匪OS管，所述第三匪OS管的栅极与偏置模块连接，所述第三匪OS管的栅极与第四匪OS管的栅极连接，所述第四匪OS管的栅极与第五匪OS管的栅极连接，所述第三匪OS管的源极与第二WOS管的栅极连接，所述第三匪OS管的源极与第六匪OS管的栅极连接，所述第三NMOS管的衬底与第四匪OS管的衬底连接，所述第四匪OS管的衬底与第五NMOS管的衬底连接，所述第三匪OS管的衬底与第六WOS管的漏极连接，所述第三匪OS管的漏极与第四WOS管的源极连接，所述第四WOS管的漏极与第五匪OS管的源极连接，所述第六匪OS管的漏极与其衬底连接，所述第六NMOS管的衬底与其源极连接，所述第六NMOS管的源极与第一电阻的另一端连接。
[0007]进一步地，所述反馈模块为一个反馈回路，包括第一电容，所述第一电容的一端与晶振的一端连接，所述第一电容的一端与第五NMOS管的源极连接，所述第一电容的另一端与晶振的另一端连接。
[0008]更进一步地，所述输出模块包括第一电流镜、第二电流镜、第七匪OS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第一电流镜的输入端与第二电流镜的输入端连接，所述第一电流镜的输入端与偏置模块连接，所述第一电流镜的输出端与第七匪OS管的漏极连接，所述第一电流镜的输出端与第十匪OS管的栅极连接，所述第七匪OS管的漏极与第五WOS管的漏极连接，所述第七匪OS管的栅极与第九匪OS管的栅极连接，所述第七匪OS管的栅极与第一 NMOS管的栅极连接，所述第七匪OS管的衬底与第八匪OS管的衬底连接，所述第八匪OS管的栅极与第五NMOS管的源极连接，所述第八NMOS管的源极与其衬底连接，所述第二电流镜的输出端与第九NMOS管的漏极连接，所述第九NMOS管的源极与第十NMOS管的漏极连接，所述第九WOS管的衬底与第十NMOS管的衬底连接，所述第十匪OS管的衬底与其源极连接，所述第十NMOS管的源极与第八NMOS管的源极连接。
[0009]更进一步地，所述输入模块包括第三电流镜、第^^一NMOS管和第十二匪OS管，所述第三电流镜的输入端与第二电流镜的输入端连接，所述第三电流镜的输出端与第i^一NMOS管的漏极连接，所述第十一匪OS管的漏极与其栅极连接，所述第十一 NMOS管的栅极与第一电容的另一端连接，所述第i^一匪OS管的源极与第十二匪OS管的漏极连接，所述第^^一WOS管的衬底与第十二 NMOS管的衬底连接，所述第十二匪OS管的衬底与其源极连接，所述第十二匪OS管的栅极与偏置模块连接，所述第十二 NMOS管的源极与第十匪OS管的源极连接，所述第十二 NMOS管的源极接地。
[0010]更进一步地，所述低功耗晶振电路还包括输出整形模块，所述输出模块中第九NMOS管的漏极与输出整形模块的输入端连接。
[0011]本实用新型的有益效果是:本实用新型的电路结构简单;加入了检波模块和加速模块令电路的起振时间大大缩短，可加速到几微秒即可起振;且本实用新型电路的正常工作电流小，且低于传统的晶振电路的工作电流，功耗低;本实用新型还可以节省外部悬挂的补偿电容。
【附图说明】
[0012]下面结合附图对本实用新型的【具体实施方式】作进一步说明:
[0013]图1是本实用新型一种快速启动的低功耗晶振电路的结构框图；
[0014]图2是本实用新型一种快速启动的低功耗晶振电路的一具体实施例电路图；
[0015]图3是本实用新型一种快速启动的低功耗晶振电路中加速模块和检波模块的一具体实施例电路图。
【具体实施方式】
[0016]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0017]参考图1、图2和图3，一种快速启动的低功耗晶振电路，包括晶振Y，输入模块5，反馈模块3，检波模块2，加速模块I，偏置模块和输出模块4，所述加速模块I和偏置模块为图2中的主体回路，所述晶振Y与输入模块5连接，所述输入模块5与反馈模块3连接，所述反馈模块3与检波模块2连接，所述检波模块2与加速模块I连接，所述检波模块2与输出模块4连接，所述加速模块I与偏置模块连接，所述偏置模块的输出端与输出模块4的输入端连接，所述输出模块4与晶振Y连接，所述偏置模块的输出端与输入模块5的输入端连接，所述偏置模块为本实用新型中的晶振电路提供各种所需要的偏置电压和偏置电流。
[0018]进一步地，参考图2，所述输入模块4包括第三电流镜13、第^^一NMOS管Nll和第十二NMOS管N12，所述第三电流镜13的输入端与第二电流镜12的输入端连接，所述第三电流镜13的输出端与第^^一匪OS管NI I的漏极连接，所述第i^一NMOS管NI I的漏极与其栅极连接，所述第i^一NMOS管NI I的栅极与第一电容Cl的另一端连接，所述第i^一NMOS管NI I的源极与第十二 NMOS管N12的漏极连接，所述第^^一匪OS管Nll的衬底与第十二 NMOS管N12的衬底连接，所述第十二 NMOS管N12的衬底与其源极连接，所述第十二 NMOS管N12的栅极与偏置模块连接，所述第十二 NMOS管N12的源极与第十NMOS管NlO的源极连接，所述第十二 NMOS管N12的源极接地。
[0019]进一步地，参考图2，所述输出模块4包括第一电流镜11、第二电流镜12、第七NMOS管N7、第八NMOS管N8、第九匪OS管N9和第十NMOS管NlO，所述第一电流镜Il的输入端与第二电流镜12的输入端连接，所述第一电流镜Il的输入端与偏置模块连接，所述第一电流镜Il的输出端与第七匪OS管N7的漏极连接，所述第一电流镜Il的输出端与第十匪OS管NlO的栅极连接，所述第七NMOS管N7的漏极与第五NMOS管N5的漏极(图3中的B)连接，所述第七匪OS管N7的栅极与第九NMOS管N9的栅极连接，所述第七NMOS管N7的栅极与第一 NMOS管NI的栅极连接，所述第七匪OS管N7的衬底与第八匪OS管N8的衬底连接，所述第八WOS管N8的栅极与第五匪OS管N5的源极连接，所述第八匪OS管N8的源极与其衬底连接，所述第二电流镜12的输出端与第九匪OS管N9的漏极连接，所述第九匪OS管N9的源极与第十NMOS管NlO的漏极连接，所述第九匪OS管N9的衬底与第十匪OS管NlO的衬底连接，所述第十匪OS管NlO的衬底与其源极连接，所述第十NMOS管NlO的源极与第八NMOS管N8的源极连接。
[0020]进一步地，参考图3，所述检波模块2为一个检波电路，包括第三NMOS管N3、第四匪OS管N4、第五匪OS管N5和第六NMOS管N6，所述第三匪OS管N3的栅极(A)与偏置模块连接，所述第三匪OS管N3的栅极与第四匪OS管N4的栅极连接，所述第四匪OS管N4的栅极与第五匪OS管N5的栅极连接，所述第三匪OS管N3的源极与第二匪OS管N2的栅极连接，所述第三NMOS管N3的源极与第六NMOS管N6的栅极连接，所述第三NMOS管N3的衬底与第四NMOS管N4的衬底连接，所述第四匪OS管N4的衬底与第五NMOS管N5的衬底连接，所述第三匪OS管N3的衬底与第六NMOS管N6的漏极连接，所述第三匪OS管N3的漏极与第四匪OS管N4的源极连接，所述第四NMOS管N4的漏极与第五NMO