滤除工频干扰的软件锁相环的制作方法
【技术领域】
[0001] 本实用新型涉及滤除工频干扰的技术领域，特别是涉及一种滤除工频干扰的软件 锁相环。
【背景技术】
[0002] 众所周知，工频干扰(PL)即为市电电压以电磁波的辐射形式对电气设备和电子设 备造成的干扰，其频率为50Hz。以现代医疗领域为例，虽然现代生物信号处理技术得到了很 大的提高，但在所有生物信号的采集中都存在工频干扰，尤其是人体的心电信号(ECG)，作 为一种重要的生命体征参数，包含了丰富的病理信息，对医生正确诊断心血管疾病具有重 要的参考价值。但心电信号一般比较微弱，频率为在〇~100Hz之间。因此在心电信号的采 集、处理等过程中，50Hz的工频干扰就是较为典型的干扰之一。一般来说多采用硬件采集电 路设计，如屏蔽、接地和模拟滤波电路等措施，但这些硬件方法在数字采样中也会产生新的 干扰，并不能完全滤除工频干扰。因此，基于软件设计的滤波方法来消除心电信号的工频干 扰成为一种必要的手段，近几年一些算法层出不穷，如梳状滤波器的设计、减法锁定技术 等。但是这些方法中，只有当采样频率与电源频率同频有谐波产生时，干扰才能达到最大的 抑制，而当电源频率改变时，上述方法就失去了效率。一般来说，长期内（>24小时）电源频率 是非常稳定的，但是在短期内，连续变化的负载电网频率是不稳定的，误差范围一般在± 0.1Hz内，也可高达±0.2Hz。较大的浮动，可导致系统的加载自动脱落而致崩溃。
[0003] 最近有关于基于软件设计的输入共模锁相技术(SPLL)，该方法是基于两个数字稳 压控制环路维护电阻式和电容输入共模阻抗平衡的设计，在平衡时进行心电信号的采集， 但其控制环需要精确的同相和同步，否则也会失稳。在其它应用中，也必须是同步的。
[0004] 因此亟需提供一种新型的滤除工频干扰的软件锁相环来解决上述问题。 【实用新型内容】
[0005] 本实用新型所要解决的技术问题是提供一种滤除工频干扰的软件锁相环，能够通 过软件产生同步的工频共模干扰，有效滤除数字信号中的工频干扰。
[0006] 为解决上述技术问题，本实用新型采用的一个技术方案是:提供一种滤除工频干 扰的软件锁相环，其输入的信号为模拟信号，输出的信号为数字信号，所述软件锁相环包括 依次连接的模数转换器、鉴相器、环路滤波器、数控振荡器，数控振荡器的输出端分别连接 鉴相器、模数转换器，分别向鉴相器、模数转换器提供参考信号、同步信号，数控振动器的输 入端输入一时钟信号；
[0007] 环路滤波器包括正向通路与若干旁路，正向通路包括依次连接的第一求和器、第 二求和器、第一放大器、第二放大器、第三求和器、第四求和器;若干旁路包括第一延迟器、 第二延迟器、第三延迟器、第三放大器，第一延迟器的输入端、第二延迟器的输出端及鉴相 器的输出端与第一求和器的输入端相连，第一延迟器的输出端与第二求和器的输入端相 连，第二延迟器的输入端与第一放大器的输入端相连、输出端与第一求和器的输入端相连， 第二放大器的输入端与第一放大器的输出端相连、输出端与第四求和器的输入端相连，第 三延迟器的输入端与第三求和器的输出端相连、输出端与第三求和器的输入端相连，第三 放大器的输入端与第二放大器的输入端相连、输出端与第四求和器的输入端相连。
[0008] 在本实用新型一个较佳实施例中，环路滤波器的传输函数为
[0009]
[0010] 其中，T为时钟信号的采样周期，TPL为工频干扰的周期，khkz分别为第二放大器、 第三放大器的增益系数。环路滤波器是所述软件锁相环中关键一环，其直接关系到整个系 统是否具有稳定的频率响应。
[0011] 在本实用新型一个较佳实施例中，在环路滤波器中设有一平均器，包括第一延迟 器、第二延迟器、第一求和器、第二求和器，其传输函数为 了PL
[0012] 麵 J-'了
[0013] 所述平均器为一个锁相周期的均衡器，可阻止数控振荡器的抖动输出及所有谐 波。
[0014] 在本实用新型一个较佳实施例中，为防止过采样，时钟信号的采样频率fs与工频 干扰的采样频率fpLS之间的关系为fs = NfpLS，4 < N < 6。
[0015] 在本实用新型一个较佳实施例中，若鉴相器输入端的数字信号位数为n，数控振荡 器输入端的数字信号位数为m，则η 2 m。鉴相器输入端的数字信号经过环路滤波器的数据整 合后，其输出的数字信号位数将不大于输入端的数字信号位数。
[0016] 本实用新型的有益效果是:本实用新型所述软件锁相环结构新颖，流程简单，成本 低，数字化的锁相环性能更加精确、可靠;可产生同步的工频共模干扰，不但可以在ECG信号 处理中使用，还可以应用到同步的其它数字信号处理应用领域;输入任意的频率信号时， DC0可保证有稳定的频率响应，其同步在软件中完成，没有硬件生产成本，在实际应用中操 作方便，性能稳定。
【附图说明】
[0017] 图1是本实用新型滤除工频干扰的软件锁相环一较佳实施例的结构框图；
[0018] 图2是所述环路滤波器的结构框图；
[0019] 图3是所述滤除工频干扰的软件锁相环优化时的SINMULINK模型示意图；
[0020]图4是图3的仿真结果示意图；
[0021 ]图5是图4在1.8s时的局部放大仿真结果示意图；
[0022]图6是所述软件锁相环在测试实验条件为输入电压为0.2Vpp、频率为50Hz下的响 应曲线；
[0023]图7是所述软件锁相环在测试实验条件为输入电压为0.6Vpp、频率为50Hz下的响 应曲线；
[0024]图8是所述软件锁相环在测试实验条件为输入电压为0.6Vpp、频率为51Hz下的响 应曲线；
[0025]图9是所述软件锁相环在测试实验条件为输入电压为1.6Vpp、频率为51Hz下的响 应曲线；
[0026]附图中各部件的标记如下：1、第一求和器，2、第二求和器，3、第三求和器，4、第四 求和器，5、第一延迟器，6、第二延迟器，7、第三延迟器，8、第一放大器，9、第二放大器，10、第 三放大器。
【具体实施方式】
[0027] 下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点 和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确 的界定。
[0028] 请参阅图1和图2，本实用新型实施例包括：
[0029] 一种滤除工频干扰的软件锁相环，包括依次连接的模数转换器（ADC)、鉴相器 (PHD)、环路滤波器(LF)、数控振荡器(DC0)，数控振荡器的输出端分别连接鉴相器、模数转 换器，分别向鉴相器、模数转换器提供参考信号、同步信号，数控振动器的输入端输入一时 钟信号;所述软件锁相环输入的信号为模拟信号，经过模数转换器之后成为比特流的数字 信号形式，鉴相器用方波或正弦波作为参考波形，与输入信号进行混频，可简化鉴相器的工 作过程，数控振荡器可作为一个定时器或频率转换器，由DC0输出信号的频率由DC0输入电 压控制。若鉴相器输入端的数字信号位数为n，经过环路滤波器的数据整合后，其输出的数 字信号位数将不大于输入端的数字信号位数，即若数控振荡器输入端的数字信号位数为m， 贝丨Jn之m。
[0030] 环路滤波器包括正向通路与若干旁路，正向通路包括依次连接的第一求和器1、第 二求和器2、第一放大器8、第二放大器9、第三求和器3、第四求和器4;若干旁路包括第一延 迟器5、第二延迟器6、第三延迟器7、第三放大器10,第一延迟器5的输入端、第二延迟器6的 输出端及鉴相器的输出端与第一求和器1的输入端相连，第一延迟器5的输出端与第二求和 器2的输入端相连，第二延迟器6的输入端与第一放大器8的输入端相连、输出端与第一求和 器1的输入端相连，第二放大器9的输入端与第一放大器8的输出端相连、输出端与第四求和 器4的输入端相连，第三延迟器7的输入端与第三求和器3的输出端相连、输出端与第三求和 器3的输入端相连，第三放大器10的输入端与第二放大器9的输入端相连、输出端与第四求 和器4的输入端相连。
[0031] 环路滤波器的设计是从S域到Z域采用后向差分完成S平面到Z平面的映射，其传输 函数为
[0032] 1 \ +Ι?Λ]~ζ ') (i) Τπ{\-2 ') Ι-ζ 1
[0033] 其中，Τ为时钟信号的采样周期，且Τ = 1 /f s，TPL为工频干扰的周期，TPL = 1 /f PLS，ki、 kz分别为第二放大器9、第三放大器10的增益系数。环路滤波器是所述软件锁相环中关键一 环，其直接关系到整个系统是否具有稳定的频率响应。为防止过采样，时钟信号的采样频率 fs与工频干扰的采样频率fpLS之间的关系为fs = NfPLS，4 < N &