一种基于FPGA和10MHz恒温晶振的脉冲信号源的制作方法
【技术领域】
[0001 ]本实用新型涉及一种基于FPGA和1MHz恒温晶振的高精度高稳定度脉冲信号源模块，通过FPGA芯片的频率变换，把1MHz的高精度时钟信号变换成多种频率的高精度时钟信号。
【背景技术】
[0002]FPGA即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基本上进一步发展的产物。它是作为作用的集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制定电路的不足，又克服原有可编程器件门电路数有限的缺点。
[0003]在电子设计中，经常需要一个振荡源作为整个系统的时钟基准，普通晶振和振荡电路是常用的振荡源，但是普通晶振和振荡电路的振荡频率都容易受到环境温度的影响。恒温晶振具有抗温度干扰的能力，能在不同的环境温度中稳定振荡频率，高精度、高稳定度的脉冲信号源是电子设备测量准确度的基准，特别是在与时间参数相关的测量上更是决定性的。由于制造成本上的原因，市场上的恒温晶振规格较少，常见的只有10M、20M等，要获得其它频率的稳定时钟，代价往往很大，有时甚至无法获得。
【发明内容】
[0004]本实用新型所要解决的主要技术问题是:提供一种基于FPGA和1MHz恒温晶振的高精度高稳定度脉冲信号源，通过该信号源可以产生各种不同标准频率的高精度振荡源。
[0005]本实用新型解决其技术问题采用的技术方案是:由以电信号依次相连的1MHz恒温晶振器、FPGA内部锁相环、分频器模块、倍频器模块组成。
[0006]所述的1MHz恒温晶振器，采用SYN025-10MHZ。
[0007]所述的FPGA 芯片，采用 EP2C5T144C8N。
[0008]所述的分频器模块，其将锁相环输出的时钟频率进行分频所输出的方波信号频率为10X/Y MHz，倍频数X和分频系数Y都是整数。
[0009]所述的倍频器模块，其将输入信号稳定倍频的输出，倍频数为I一65535。
[0010]本实用新型与现有技术相比具有以下主要的优点:
[0011 ]本实用新型由1M的恒温晶振产生1MHz标准频率的时钟信号，经过FPGA的频率变换产生多个标准频率的高精度振荡源，比如常用的1取、32768取、810^、121取等。非常适合于对时钟要求高，成本要求低，能独立工作的场合。
[0012]利用FPGA的可编程逻辑和锁相环以及1MHz恒温晶振，低成本地实现了高精度高稳定度脉冲信号源。可在一定频率范围内任意设置输出频率。
【附图说明】
[0013]图1是本实用新型的结构框图。
【具体实施方式】
[0014]本实用新型是一种基于FPGA和1MHz恒温晶振的高精度高稳定度脉冲信号源，其主要特征是由1MHz的恒温晶振产生1MHz标准频率的时钟信号，再通过FPGA的频率变换产生多个标准频率的高精度振荡源。比如常用的IHz、32768Hz、8MHz、12MHz等。高精度、高稳定度的脉冲信号源是电子设备测量准确度的基准，特别是在与时间参数相关的测量上更是决定性的。由于制造成本上的原因，市面上绝大多数的恒温晶振都是1MHz的，要获得其它频率的稳定时钟，代价往往很大，有时甚至无法获得。本实用新型利用FPGA内部锁相环和锁相环以及1MHz恒温晶振，低成本地实现了高精度高稳定度脉冲信号源。可在一定频率范围内任意设置输出频率。
[0015]下面结合实施例及附图对本实用新型作进一步说明。
[0016]本实用新型提供的基于FPGA和1MHz恒温晶振的高精度高稳定度脉冲信号源，如图1所示:由以电信号依次相连的1MHz恒温晶振器、FPGA内部锁相环、分频器模块、倍频器模块组成。
[0017]所述的1MHz恒温晶振器，可以在市场上购买，例如SYN025-10MHZ或其它高精度高稳定度的1MHz恒温晶振器等。该恒温晶振器产生标准的1MHz的时钟信号，通过限压电路把时钟信号峰值电压限定在3.3V。所有输出脉冲的稳定度及精度与1MHz恒温晶振器的稳走度及精度一致。
[0018]所述限压电路由限流电阻和3.3V稳压管组成。
[0019]所述的FPGA芯片，可以在市场上购买，例如EP2C5T144C8N或其它内部含有锁相环的FPGA芯片等。该芯片内含锁相环，锁相环输入信号是恒温晶振产生的1MHz的时钟信号，输入时钟信号通过内部锁相环可以倍频输出，倍频数可以配置，锁相环的输出时钟频率为10X(X为倍频数)MHz，输出时钟信号作为FPGA的系统时钟。
[0020]所述的分频器模块，与FPGA芯片(EP2C5T144C8N)配合下，可以将锁相环输出的时钟频率进行分频，改变分频器模块的分频系数可以输出多个不同频率的标准方波信号，假设分频系数为Y，则输出信号频率为1X/Y (X和Y都是整数)MHz。
[0021]所述的倍频器模块，与FPGA芯片(EP2C5T144C8N)配合下，可以将分频器模块输出的信号进行稳定倍频，倍频系数为I 一65535，如果分频器输出IHz标准频率的方波，通过改变倍频器的倍频系数可以输出I一65535Hz标准频率的方波。假设倍频系数为Z(取值范围
I一65535)，分频系数为Y，则倍频器输出方波信号频率为10X*Z/Y MHz。变频范围:0.5Hz?320MHz，该变频范围不一定连续。
[0022]本实用新型提供的上述的基于FPGA和1MHz恒温晶振的高精度高稳定度脉冲信号源，其工作过程是:利用FPGA芯片内部的可编程逻辑单元和时钟锁相环，对FPGA芯片的时钟信号进行倍频和分频，从而获得各种不同的时钟信号。由于输出的时钟信号全部源于FPGA芯片的工作时钟，故以恒温晶振作为FPGA芯片的时钟，从而保证了所有输出信号的稳定度和精度。
【主权项】
1.一种基于FPGA和1MHz恒温晶振的脉冲信号源，其特征是由以电信号依次相连的1MHz恒温晶振器、FPGA内部锁相环、分频器模块、倍频器模块组成。2.根据权利要求1所述的基于FPGA和1MHz恒温晶振的脉冲信号源，其特征在于所述的I OMHz恒温晶振器，采用SYN025-1 OMHz恒温晶振器。3.根据权利要求1所述的基于FPGA和1MHz恒温晶振的脉冲信号源，其特征在于所述的FPGA芯片，采用EP2C5T144C8N芯片。4.根据权利要求1所述的基于FPGA和1MHz恒温晶振的脉冲信号源，其特征在于所述的分频器模块，其将锁相环输出的时钟频率进行分频所输出的方波信号频率为ΙΟΧ/ΥΜΗζ，倍频数X和分频系数Y都是整数。5.根据权利要求1所述的基于FPGA和1MHz恒温晶振的脉冲信号源，其特征在于所述的倍频器模块，其将输入信号稳定倍频的输出，倍频数为I 一65535。
【专利摘要】本实用新型是一种基于FPGA和10MHz恒温晶振的脉冲信号源，其由以电信号依次相连的10MHz恒温晶振器、FPGA内部锁相环、分频器模块、倍频器模块组成。本实用新型利用FPGA内部的锁相环以及10MHz恒温晶振，低成本地实现了高精度高稳定度脉冲信号源，可在一定频率范围内任意设置输出频率。
【IPC分类】H03L7/099
【公开号】CN205232197
【申请号】CN201521018194
【发明人】沈维聪, 朱亮, 刘青霞, 刘义菊
【申请人】武汉理工大学
【公开日】2016年5月11日
【申请日】2015年12月10日