电子设备的制造方法

文档序号:10337770阅读:355来源:国知局
电子设备的制造方法
【技术领域】
[0001] 本披露涉及一种电子设备。
【背景技术】
[0002] 集成电路对晶体管进行密集封装的发展是令人期望的。允许在集成电路(IC)中将 晶体管紧密封装在一起的已成熟的一项技术是深亚微米技术。然而,即使在同一晶片上使 用相同的制造工艺制造的不同的集成电路(IC)的性能各不相同。
[0003] 在一些场景下,在同一 IC上的MOS晶体管的阈值可能更高,这导致了针对该IC的最 大稳定工作频率的下降以及更低的漏电流。在其他场景下,在同一 IC上的MOS晶体管的阈值 可能更低,这导致了针对该芯片的最大稳定工作频率的上升,代价是产生更高的漏电流。
[0004] 通过对MOS晶体管的本体进行固定偏置,可以设置其阈值,由此可能允许调节IC的 工作频率与漏电流的大小之间的平衡。尽管这是一项有用的技术,在一些场景下,进一步地 控制MOS晶体管的阈值会是令人期望的。因而,用于对MOS晶体管的本体进行偏置的技术的 进一步发展是需要的。 【实用新型内容】
[0005] 提供该概述以引入对以下进一步描述的在详细描述中的概念的选择。该概述并非 旨在指明所要求保护的主题的关键或重要特征,也并非旨在用作限制所要求保护的主题的 范围的辅助手段。
[0006] 在此披露的一种电子设备包括具有本体的晶体管和本体偏置电路。本体偏置电路 包括被配置成用于估计晶体管的阈值电压的阈值估计电路、和被配置成用于将晶体管的阈 值电压与参考阈值电压进行比较并基于此产生比较信号的比较电路。本体偏置电路还包括 偏置调整电路,该偏置调整电路被配置成用于根据比较信号产生对晶体管的本体进行偏置 的本体偏置电压,本体偏置电压是当其被施加于晶体管的本体上时将其阈值电压调整为等 于参考阈值电压的电压。
[0007] 电子设备可以包括附加晶体管和附加本体偏置电路。附加本体偏置电路可以包括 被配置成用于估计附加晶体管的阈值电压的附加阈值估计电路、和被配置成用于将附加晶 体管的阈值电压与附加参考阈值电压进行比较并基于此产生附加比较信号的附加比较电 路。附加偏置调整电路可以被配置成用于根据附加比较信号产生附加对附加晶体管的本体 进行偏置的本体偏置电压,附加本体偏置电压是当其被施加于附加晶体管的本体上时将其 阈值电压调整为等于附加参考电压的电压。
[0008] 偏置调整电路可以响应于指示阈值电压大于参考阈值电压的比较信号对晶体管 的本体进行正向偏置。
[0009] 晶体管可以是具有源极和本体的PMOS晶体管,并且偏置调整电路可以通过将本体 偏置电压设置成小于在PMOS晶体管的源极处的电压从而对PMOS晶体管的本体进行正向偏 置。
[0010] 晶体管可以是具有源极和本体的NMOS晶体管,并且偏置调整电路可以通过将本体 偏置电压设置成高于在源极处的电压从而对NMOS晶体管的本体进行正向偏置。
[0011] 偏置调整电路可以响应于指示阈值电压小于参考阈值电压的比较信号对晶体管 的本体进行反向偏置。
[0012] 晶体管可以是具有源极和本体的PMOS晶体管,并且偏置调整电路可以通过将本体 偏置电压设置成高于在源极处的电压从而对PMOS晶体管的本体进行反向偏置。
[0013] 该至少一个MOS晶体管可以是匪OS晶体管,并且偏置调整电路可以通过将本体偏 置电压设置成小于在源极处的电压从而对本体进行反向偏置。
[0014] 电子设备可以包括具有本体的附加晶体管和被配置成用于估计附加晶体管的阈 值电压的附加阈值估计电路。比较电路可以被配置成用于将附加晶体管的阈值电压与附加 参考阈值电压进行比较并基于此产生附加比较信号。偏置调整电路还可以被配置成用于根 据附加比较信号产生对附加晶体管的本体进行偏置的附加本体偏置电压,附加本体偏置电 压是当其被施加于附加晶体管的本体上时将其阈值电压调整为等于附加参考电压的电压。
[0015] 偏置调整电路可以产生本体偏置电压和附加本体偏置电压,这样使得晶体管的阈 值电压和附加晶体管的阈值电压相等。
[0016] 偏置调整电路可以产生本体偏置电压和附加本体偏置电压,这样使得晶体管的阈 值电压和附加晶体管的阈值电压不相等。
[0017] 阈值估计电路可以包括副本电路和采样保持电路,该副本电路被配置成用于接收 本体偏置电压作为反馈并产生副本晶体管的栅源电压的副本,该采样保持电路被配置成用 于存储响应于第一和第二时钟以及第一和第二参考电流的晶体管的栅源电压的副本从而 获得第一和第二副本栅源电压。积分电路可以被配置成用于对第一副本栅源电压和第二副 本栅源电压之差求积分从而产生晶体管的估计阈值电压。
[0018] 晶体管可以是PMOS晶体管,并且副本电路可以包括第一副本PMOS晶体管,第一副 本PMOS晶体管具有耦接到第一电源电压的源极、耦接到第一节点的漏极、耦接到第二节点 的栅极、以及耦合以接收本体偏置电压的本体。第二PMOS晶体管可以具有耦接到第二节点 的漏极、耦接到第一节点的源极、和栅极。第一放大器可以具有耦接到第一节点的反相端 子、耦接到第一电压的非反相端子、以及耦接到第二PMOS晶体管的栅极的输出端。第一和第 二开关可以耦接到第二节点,第一开关由第一时钟控制,第二开关由第二时钟控制。第二电 流源可以耦接到第一开关和接地之间,并且第一电流源可以耦接到第二开关和接地之间。 PMOS晶体管的栅源电压变化的副本可以因此在第二节点处被反映。
[0019]采样保持电路可以包括具有耦接到第二节点的输入端和耦接到第三节点的输出 端的缓冲器、和耦接到第三节点和第四节点之间的第四开关,该第四开关被配置成在第二 时钟下闭合。第三开关可以耦接到第四节点和第一电压与第一电源电压总和的一半之间, 该第三开关被配置成在第一时钟下闭合。第二电容器可以耦接到第四节点和第五节点之 间,并且第一电容器可以耦接到第三节点和第五节点之间。第五开关可以耦接到第五节点 和接地之间,该第五开关被配置成在第一时钟下闭合。第六开关可以耦接到第五节点和第 六节点之间,该第六开关被配置成在第二时钟下闭合。
[0020]晶体管可以是匪OS晶体管,并且副本电路可以包括第一副本匪OS晶体管,该第一 副本匪OS晶体管具有耦接到接地的源极、耦接到第一节点的漏极、耦接到第二节点的栅极、 以及耦合以接收本体偏置电压的本体。第二NMOS晶体管可以具有耦接到第一节点的源极、 耦接到第二节点的漏极、和栅极。第一放大器可以具有耦接到第一电压的非反相端子、耦接 到第一节点的反相端子、以及耦接到第二NMOS晶体管的栅极的输出端。第一和第二开关可 以耦接到第二节点,第一开关由第一时钟控制,第二开关由第二时钟控制。第一电流源可以 耦接到第一电源电压和第二开关之间,并且第二电流源可以耦接到第一电源电压和第一开 关之间。NMOS晶体管的栅源电压变化的副本可以在第二节点处被反映。
[0021] 采样保持电路可以包括具有耦接到第二节点的输入端和耦接到第三节点的输出 端的缓冲器、和耦接到第三节点和第四节点之间的第三开关,该第三开关被配置成在第一 时钟下闭合。第四开关可以耦接到第四节点和第一电压的一半之间,该第四开关被配置成 在第二时钟下闭合。第二电容器可以耦接到第四节点和第五节点之间,并且第一电容器可 以耦接到第三节点和第五节点之间。第五开关可以耦接到第五节点和接地之间,该第五开 关被配置成在第一时钟下闭合,并且第六开关可以耦接到第五节点和第六节点之间,该第 六开关被配置成在第二时钟下闭合。
[0022] 积分电路可以包括第二放大器,该第二放大器具有耦接到第六节点的反相端子、 耦接到接地的非反相端子、以及耦接到第七节点的输出端。第三电容器可以耦接到第六节 点和第七节点之间,并且第七开关可以耦接到第六节点和第七节点之间,该第七开关被配 置成在第一时钟下闭合。晶体管的估计阈值电压可以因此在第N个节点处产生。
[0023] -个方法方面涉及包括以下各项的一种方法:估计晶体管的阈值电压,该阈值电 压是在晶体管的栅极和晶体管的源极之间的电压,在该阈值电压以上电流在晶体管的漏极 和晶体管的源极之间流动。该方法还可以包括将晶体管的阈值电压与参考阈值电压进行比 较,并且根据比较信号产生对晶体管的本体进行偏置的本体偏置电压,本体偏置电压是当 其被施加于晶体管的本体上时将阈值电压调整为等于参考阈值电压的电压。
[0024] 估计晶体管的阈值电压可以包括对具有和晶体管相同的宽长比的副本晶体管的 阈值电压进行测量。
[0025] 电子设备的另一方面包括至少一个具有栅极、源极、漏极和本体以及本体偏置电 路的晶体管。本体偏置电路被配置成用于估计该至少一个晶体管的阈值电压,该阈值电压 是在栅极和源极之间的电压,在该阈值电压以上电流在漏极和源极之间流动,将该至少一 个晶体管的阈值电压与参考阈值电压进行比较并且根据该比较产生对本体进行偏置的本 体偏置电压,该本体偏置电压是当其被施加于本体上时将阈值电压调整为等于参考阈值电 压的电压。
【附图说明】
[0026] 图1是依照本披露的电子设备的示意性框图。
[0027] 图IA是依照本披露的电子设备的可替代实施例的示意性框图。
[0028] 图2是图1中的NMOS阈值发生器的详细示意图。
[0029] 图3是图1中的PMOS阈值发生器的详细示意图。
[0030] 图4是图1中的电子设备在操作中的时序图。
[0031] 图5是示出了依照本披露的图1中的晶体管的阈值的交替的曲线图。
【具体实施方式】
[0032] 以下将描述一个或多个实施例。这些所描述的实施例仅仅是如仅由所附权利要求 书限定的实现技术的示例。此外,为了提供集中的描述,在本说明书中可以不描述实际实现 方
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1