一种恒定跨导轨对轨电压比较器的制造方法
【技术领域】
[0001] 本实用新型设及电子技术领域，特别设及一种恒定跨导轨对轨电压比较器。
【背景技术】
[0002] 比较器(亦可称为电压比较器)是集成电路中的一种。电压比较器比较两个输入电 压的大小，并判断出其中哪一个电压高。根据输出电压的准位，W判断哪个输入电压大。
[0003] 然而，W目前一般比较器而言，在比较差分输入电压时，可辨识的输入共模电压 (input common mode voltage)的范围不是轨对轨(raU-to-rail)，即，其可辨识的输入共 模电压的范围无法从接地端GND至操作电压VDD。如输入共模电压偏向于接地端GND，就要用 具有PMOS差分输入对的比较器;相反地，如输入共模电压偏向于操作电压VDD，就要用具有 醒OS差分输入对的比较器。而一般的轨对轨电压比较器没有恒定跨导特性，无法满足无线 充电控制忍片对共模输入范围和跨导的特殊要求。 【实用新型内容】
[0004] 因此，针对上述的问题，本实用新型提出一种恒定跨导轨对轨电压比较器，该电压 比较器输入级采用NMOS差分输入对和PMOS差分输入对并联结构，可W在GND至电源电压VDD 全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨。且本实用新型通 过合理设计晶体管(醒OS和PMOS)尺寸，实现电路共模输入范围S个区域(仅NMOS差分输入 对导通、仅PMOS差分输入对导通及醒OS和PMOS差分输入对管同时导通)的跨导一样大，即在 整个共模输入范围内维持跨导恒定。
[0005] 为了解决上述技术问题，本实用新型所采用的技术方案如下：
[0006] -种恒定跨导轨对轨电压比较器，包括偏置电路、双差分输入电路、有源负载及输 出缓冲电路;所述偏置电路、双差分输入电路、有源负载及输出缓冲电路顺次电性连接;所 述偏置电路用于提供偏置电流;所述双差分输入电路与有源负载连接，用于实现输入共模 电压范围内达到轨对轨及在整个共模输入范围内跨导恒定;所述输出缓冲电路通过采用两 级反相器电路实现比较信号输出；其中，所述双差分输入电路包括NMOS差分输入对、PMOS差 分输入对、NMOS差分输入对对应的电流源、W及PMOS差分输入对对应的电流源，NMOS差分输 入对和PMOS差分输入对并联连接。上述描述中，差分输入是将两个输入端的差值作为信号， 运两个输入端所对应的晶体管就是差分对，差分输入对一般采用一对参数特性一样的晶体 管作为输入端，故有NMOS差分(输入)对或PMOS差分(输入）。
[0007] 所述偏置电路包括偏置电流源化S、醒OS管丽1、匪OS管MN2 W及PMOS管MPl;所述 醒OS管MN 1的漏极接偏置电流源化S;所述醒OS管MN 1的漏极和栅连;所述醒OS管MNl的源级 接地;所述NMOS管丽1的栅极与NMOS管丽2的栅极相连;所述NMOS管丽2的栅极与双差分输入 电路相连;所述NMOS管MN2的源级接地;所述NMOS管MN2的漏极与所述PMOS管MPl的漏极相 连;所述PMOS管MPl的源极接电源电压VDD;所述PMOS管MPl的漏极和栅极相连；
[000引所述双差分输入电路包括电压信号正极输入端Vinp、电压信号负极输入端Vinn、 PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MNl2、NMOS 管丽3;所述PMOS管MP2的源级接电源电压VDD，所述PMOS管MP2的漏级与所述PMOS管MP7的源 级、所述PMOS管MP12的源级W及所述醒OS管丽6的源级相连;所述PMOS管MP2的栅极与所述 PMOS管MPl的栅极W及所述有源负载相连，所述PMOS管MP6的栅极与所述NMOS管丽6的栅极 W及所述电压信号负极输入端Vinn相连，所述PMOS管MP6的漏极与所述有源负载相连，所述 PMOS管MP6的源级与所述PMOS管MP12的源级连接，所述MOS管MP7的栅极与所述NMOS管MN7的 栅极W及所述电压信号正极输入端Vinp相连，所述PMOS管MP7的漏极与所述有源负载相连， 所述PMOS管MP7的源级与所述PMOS管MP12的源级连接，所述PMOS管MP12的栅级与漏极连接， 所述PMOS管MP12的栅级与所述NMOS管丽12的栅级连接，所述PMOS管MP12的漏级与所述NMOS 管MNl 2的漏级连接，所述醒OS管MNl 2的栅级与漏极连接，所述匪OS管MNl 2的源级与所述 醒OS管丽6的源级、所述醒OS管丽7的源级W及所述醒OS管丽3的漏级连接，所述醒OS管丽6 的栅级接所述电压信号负极输入端Vinn,所述NMOS管MN6的漏级与有源负载相连，所述NMOS 管MN7的栅级接所述电压信号正极输入端Vinp,所述NMOS管MN7的漏级与有源负载相连，所 述NMOS管MN3的栅极与所述NMOS管MN2的栅极连接，所述NMOS管MN3的源级接地。
[0009] 所述有源负载包括 PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP8、PMOS 管 MP9、醒 OS 管 MN4、 醒OS管MN5、醒OS管丽8、NMOS管丽9、偏置电压Vb S1及偏置电压Vb S 2;所述PMOS管MP3的源极 接电源电压VDD，所述PMOS管MP3的栅极与PMOS管MP2的栅极、PMOS管MP4的栅极W及输出缓 冲电路连接，所述PMOS管MP3的漏极与所述醒OS管MN6的漏级W及所述PMOS管MP8的源极连 接，所述PMOS管MP8的栅极连接所述偏置电压Vbsl的一端，所述偏置电压Vbsl的另一端接 地，所述PMOS管MP8的漏级与NMOS管丽8的漏级W及输出缓冲电路连接，所述NMOS管丽8的栅 极连接所述偏置电压Vbs2的一端，所述偏置电压Vbs2的另一端接地，所述NMOS管MN8的源极 与所述PMOS管MP6的漏级W及所述NMOS管MN4的漏级连接，所述NMOS管丽4的源极接地，所述 NMOS管MN4的栅极与所述NMOS管MN5的栅极W及所述NMOS管MN9的漏级连接，所述NMOS管MN5 的源极接地，所述NMOS管丽5的漏级与所述PMOS管MP7的漏级W及所述醒OS管丽9的源极连 接，所述NMOS管丽9的栅极与所述NMOS管丽8的栅级W及所述偏置电压Vbs2的一端连接，所 述述NMOS管MN9的漏级与所述醒OS管MN5的栅极W及所述PMOS管MP9的漏级连接，所述PMOS 管MP9的栅极与所述PMOS管MP8的栅极W及所述偏置电压Vbsl的一端连接，所述PMOS管MP9 的源极与所述醒OS管丽7的漏级W及PMOS管MP4的漏级连接，所述PMOS管MP4的栅极与所述 NMOS管MN3的栅极、所述PMOS管MP2的栅极W及所述输出缓冲电路连接，所述PMOS管MP4的源 极接电源电压VDD。
[0010] 所述输出缓冲电路包括?]?05管1?5、？]\105管1?10、？]\?)8管1?11、醒05管丽10和醒05 管MNl 1;所述PMOS管MP5的源极接电源电压V孤，所述PMOS管MP5的栅极与所述PMOS管MP2的 栅极连接，所述PMOS管MP5的漏级与所述PMOS管MPlO的源极连接，所述PMOS管MPlO的栅极与 所述PMOS管MP8的漏级、所述醒OS管丽8的漏级W及所述NMOS管丽10的栅极连接，所述醒OS 管丽10的源极接地，所述NMOS管丽10的漏级与所述PMOS管MP10的漏级、所述PMOS管MP1的栅 极W及所述醒OS管MNl 1的栅极连接，所述PMOS管MPl 1的源极接电源电压V抓，所述PMOS管 MPl 1的漏级与所述NMOS管丽11的漏级W及输出端Vout连接，所述NMOS管丽11的源极接地。
[0011] 所述醒OS管丽3的尺寸是所述NMOS管丽1尺寸的N(N=4~10)倍，所述醒OS管丽1的 尺寸与所述醒OS管丽2的尺寸相等，所述PMOS管MP2的尺寸是所述PMOS管MPl尺寸的N(N = 4 ~IO)倍，所述PMOS管MP6的尺寸与所述PMOS管MP7的尺寸相等，所述醒OS管MN6的尺寸与所 述NMOS管MN7的尺寸相等。
[0012] 本实用新型采用上述方案，与现有技术相比，具有如下有益效果：
[0013] 1、本实用新型的输入级采用醒OS差分对和PMOS差分对并联结构，可W在GND至电 源电压VDD全电压范围内进行比较，实现了共模输入电压范围的最大化，达到轨对轨；
[0014] 2、本实用新型通过合理设计晶体管(醒OS和PMOS)尺寸，实现电路共模输入范围S 个区域(仅醒OS差分输入对导通、仅PMOS差分输入对导通及NMOS和PMOS差分输入对管同时 导通)的跨导一样大，即在整个共模输入范围内维持跨导恒定；
[0015] 3、本实用新型所采用的技术方案简单，成本低廉，易于大规模应用，具有很好的实 用性。
【附图说明】
[0016] 图1为本实用新型一种恒定跨导轨对轨电压比较器原理结构示意图。
【具体实施方式】
[0017] 现结合附图和【具体实施方式】对本实用新型进一步说明。
[0018] 参见图1，本实用新型的一种恒定跨导轨对轨电压比较器，包括偏置电路100、双差 分输入电路200、有源负载300及输出缓冲电路400;所述偏置电路100与双差分输入电路 200、有源负载300及输出缓冲