一种宽带高速跳频频率合成器的制造方法
【技术领域】
[0001] 本实用新型涉及无线电通信设备技术领域，尤其涉及一种宽带高速跳频频率合成 器。
【背景技术】
[0002] 宽带高速跳频频率合成器的输出频率一般能够达到几百MHz到几个GHz，而频率转 换时间在100ys以内。
[0003] 为了实现1 OOys频率转换时间，鉴相频率要达到几 MHz或几十MHz，但输出频率间隔 一般在25kHz，为解决几 MHz或几十MHz的鉴相频率与25kHz输出频率间隔的矛盾，目前一般 采用的技术方法有单环小数分频、DDS (直接数字式频率合成器，Direct Digital Synthesizer)驱动单一锁相环或DDS内插锁相环，较早的还有多环混频链的方法。
[0004] 单环小数分频线路简单，可选用的带有小数分频的锁相环芯片很多（如ADF4153、 ADF4157、LM2485等），在频谱质量要求不高的场合(如手机等)应用较多，由于小数分频存在 尾数调制，尤其当分频系数(MOD)较大，小数分频的位数较多时，杂散分布及其丰富，限制了 单环小数分频在宽带电台等对频谱质量要求较高的场合应用。
[0005] DDS驱动单一锁相环的方法同样会产生较丰富的杂散，同时由于DDS器件的基底噪 声指标不高，该倍频环会将DDS输出的噪声以201ogN的倍数传递到本振输出，造成本振近端 噪声恶化。
[0006] DDS内插锁相环同样会产生较丰富的杂散。多环混频链的方法同样需要小数分频， 要实现100μ8的频率转换时间，原则上每个环路都要实现100μ 8的频率转换时间，同时由于 线路复杂，应用较少。 【实用新型内容】
[0007] 针对上述问题，本实用新型的目的在于提供一种宽带高速跳频频率合成器，既能 够实现100μ8的频率转换时间，又抑制了小数分频和DDS的杂散，同时由于采用混频环，相位 噪声也没有恶化。
[0008] 为达到上述目的，本实用新型的实施例采用如下技术方案予以实现。
[0009] 技术方案一：
[0010] -种宽带高速跳频频率合成器，所述频率合成器包括:第一振荡器、锁相环电路、 有源环路滤波器、压控振荡器、第一直接数字式频率合成器、第一滤波器、第二直接数字式 频率合成器、第二滤波器以及IQ调制器，其中，所述压控振荡器输出的信号即为所述频率合 成器输出的本振频率信号;锁相环电路具有射频输入端、输出端、参考频率输入端；
[0011] 所述第一振荡器的输出端分别与所述锁相环电路的参考频率输入端、所述第一直 接数字式频率合成器的输入端、所述第二直接数字式频率合成器的输入端连接；
[0012] 所述锁相环电路的输出端与所述有源环路滤波器的输入端连接，所述有源环路滤 波器的输出端与所述压控振荡器的输入端连接，所述压控振荡器的输出端与所述IQ调制器 的本振频率输入端连接；
[0013]所述第一直接数字式频率合成器的输出端与所述第一滤波器的输入端连接，所述 第一滤波器的输出端与所述IQ调制器的I路信号输入端连接；
[0014]所述第二直接数字式频率合成器的输出端与所述第二滤波器的输入端连接，所述 第二滤波器的输出端与所述IQ调制器的Q路信号输入端连接；
[0015] 所述IQ调制器的输出端与所述锁相环电路的射频输入端连接。
[0016] 本实用新型技术方案一的特点和进一步的改进为：
[0017] (1)所述第一直接数字式频率合成器的串行控制时钟输出信号作为所述第二直接 数字式频率合成器的时钟输入信号；
[0018] 所述第一振荡器，用于产生参考频率信号；
[0019] 所述第一直接数字式频率合成器，用于根据所述参考频率信号产生第一频率信 号，所述第二直接数字式频率合成器，用于根据所述参考频率信号产生第二频率信号，所述 第一频率信号和所述第二频率信号的相位差为90度；
[0020] 所述第一滤波器，用于对所述第一频率信号进行滤波，得到输入所述IQ调制器的I 路输入信号;所述第二滤波器，用于对所述第二频率信号进行滤波，得到输入所述IQ调制器 的Q路输入信号；
[0021 ]所述压控振荡器，用于输出本振频率信号；
[0022]所述IQ调制器，用于根据所述I路输入信号、所述Q路输入信号和所述本振频率信 号，产生输入所述锁相环电路的射频输入信号；
[0023]所述锁相环电路，用于根据所述参考频率信号和所述射频输入信号，对所述射频 输入信号进行小数分频，并输出产生本振信号的控制电压；
[0024]所述有源环路滤波器，用于对所述锁相环电路输出的控制电压进行滤波和放大， 从而控制所述压控振荡器输出本振频率信号。
[0025] (2)所述第一振荡器为温补晶体振荡器。
[0026] (3)所述锁相环电路采用单环小数分频实现。
[0027] 技术方案二：
[0028] -种宽带高速跳频频率合成器的工作方法，所述工作方法应用于如技术方案一所 述的频率合成器，所述工作方法包括：
[0029]第一振荡器产生参考频率信号；
[0030] 第一直接数字式频率合成器根据所述参考频率信号产生第一频率信号，第二直接 数字式合成器根据所述参考频率信号产生第二频率信号，其中，所述第一直接数字式频率 合成器的串行控制时钟输出信号作为所述第二直接数字式频率合成器的时钟输入信号，所 述第一频率信号和所述第二频率信号的相位差为90度；
[0031] 对所述第一频率信号进行滤波得到IQ调制器的I路输入信号，对所述第二频率信 号进行滤波得到所述IQ调制器的Q路输入信号；
[0032] 获取压控振荡器输出的本振频率信号，根据所述本振频率信号、所述I路输入信号 和所述Q路输入信号，产生输入锁相环电路的射频输入信号；
[0033]所述锁相环电路根据所述参考频率信号和所述射频输入信号，对所述射频输入信 号进行小数分频，并输出产生本振信号的控制电压；
[0034]对所述控制电压进行滤波和放大，根据滤波和放大后的控制电压控制压控振荡器 输出本振频率信号。
[0035] 本实用新型将单环小数分频、混频环、DDS和IQ调制器结合，既实现了 lOOys的频率 转换时间，又抑制了小数分频和DDS的杂散，同时由于采用混频环，相位噪声没有恶化;且本 实用新型具有普遍适用性，可应用于任意频段频率合成器，线路简单，集成度高，易于调试； 频率转换时间短，相位噪声和杂散指标高。
【附图说明】
[0036] 为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提 下，还可以根据这些附图获得其他的附图。
[0037] 图1为本实用新型实施例提供一种宽带高速跳频频率合成器的结构示意图；
[0038] 图2为本实用新型实施例还提供了一种宽带高速跳频频率合成器的工作方法的流 程不意图；
[0039] 图3为本实用新型实施例提供的采用DDS的输出和本振输出通过IQ调制器相混频 的混频环结构示意图。
【具体实施方式】
[0040] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的 实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下 所获得的所有其他实施例，都属于本实用新型保护的范围。
[0041] 本实用新型实施例提供一种宽带高速跳频频率合成器，如图1所示，所述频率合成 器包括:第一振