一种基于多环锁相的低相噪小步进本振模块的制作方法
【技术领域】
[0001]本实用新型涉及微波通信信号源合成技术领域，具体涉及一种基于多环锁相的低相噪小步进本振模块。
【背景技术】
[0002]本振模块主要作用是为变频器提供本振信号，由于本振信号的步进和相位噪声将直接影响到变频器的最终输出信号，故一个高品质的本振模块对于输出信号的性能指标尤为重要。
[0003]目前对于实现低相噪小步进的高品质本振信号主要是采用DDS技术，但在使用DDS实现高品质本振信号的同时，却无法避免DDS在合成小步进信号的同时带来的不可滤除的相关杂散。而一般的多环锁相技术多是使用一个低相噪大步进的本振信号来降低输出环路的鉴相频率，从而提高输出环路的相位噪声，但在实现小步进的同时，必定会以损失输出信号的相噪指标为前提，所以在使用多环锁相时，找到实现小步进和低相噪的平衡点尤为的重要。
【实用新型内容】
[0004]本实用新型所要解决的技术问题是提供一种基于多环锁相的低相噪小步进本振模块，该本振模块使用多环锁相频率合成技术，在多环锁相频率合成模式中找到实现小步进和低相噪的平衡点，以最终实现一个高品质的本振信号输出。
[0005]本实用新型的技术方案为:
[0006]—种基于多环锁相的低相噪小步进本振模块，包括单片机控制电路、参考时钟电路、输出环路、参考环路、混频锁相电路和放大输出电路。单片机控制电路和参考时钟电路的输出端均接输出环路和参考环路的输入端，参考环路的输出端接所述混频锁相电路的输入端，混频锁相电路的输出端接输出环路的反馈输入端，输出环路的反馈输出端接混频锁相电路的输入端，输出环路的输出端接放大输出电路的输入端，放大输出电路的输出端为所述低相噪小步进本振模块的输出端。
[0007]具体的，输出环路由第一锁相环芯片、第一环路滤波器、第一压控震荡器和第二功分器组成。第一锁相环芯片的输入端接单片机控制电路和参考时钟电路的输出端，第一锁相环芯片的输出端接第一环路滤波器的输入端，第一环路滤波器的输出端接第一压控震荡器的输入端，第一压控震荡器的输出端接第二功分器的输入端，第二功分器的输出端分别接混频锁相电路和放大输出电路。
[0008]具体的，参考环路由第二锁相环芯片、第二环路滤波器、第二压控震荡器、第三功分器和第三放大器组成。第二锁相环芯片的输入端接单片机控制电路和参考时钟电路的输出端，第二锁相环芯片的输出端接第二环路滤波器的输入端，第二环路滤波器的输出端接第二压控震荡器的输入端，第二压控震荡器的输出端接第三功分器的输入端，第三功分器的输出端分别接混频锁相电路和第三放大器的输入端，第三放大器的输出端接第二锁相环芯片的反馈接收端。
[0009]具体的，混频锁相电路由混频器、第四放大器和第一滤波器组成。混频器的输入端接输出环路和参考环路的输出端，混频器的输出端接第四放大器的输入端，第四放大器的输出端接第一滤波器的输入端，第一滤波器的输出端接输出环路的反馈输入端。
[0010]具体的，放大输出电路由第五放大器、第二滤波器和第一隔离器组成。第五放大器的输入端接输出环路的输出端，第五放大器的输出端接第二滤波器的输入端，第二滤波器的输出端接第一隔离器的输入端，第一隔离器的输出端为所述低相噪小步进本振模块的输出端。
[0011]本实用新型的有益效果:本实用新型的本振模块利用多环锁相频率合成技术合成频率源，在多环锁相频率合成模式中找到实现小步进和低相噪的平衡点，最终实现了高品质的本振信号输出，其本振信号输出的带宽可达1G，步进为1M，散杂80dBc。本实用新型利用多环锁相频率合成技术虽然实现了对相噪性能的优化，但对于实现两个环路(输出环路和参考环路)的协同变频，在程序控制上异常的复杂和繁琐。本实用新型采用输出环路与参考环路同为动态环路的方式，其中，输出环路为小步进小带宽，参考环路为大步进实验输出带宽，参考环路的大步进B。等于输出环路的小带宽Ds。本实用新型可同时实现输出环路的小步进与参考环路的大带宽，优化方案时可使用DDS为输出环路作参考以实现更小的步进，同时调配两个环路的倍频次数，均衡后可得到更为优化的输出信号相位噪声。
【附图说明】
[0012]图1为本实用新型的组成示意图。
[0013]图2为本实用新型的输出环路示意图。
[0014]图3为本实用新型的参考环路示意图。
[0015]图4为本实用新型的混频锁相电路不意图。
[0016]图5为本实用新型的放大输出电路示意图。
【具体实施方式】
[0017]下面结合附图对本实用新型作进一步说明。
[0018]如图1所示，实施例的本振模块包括单片机控制电路、参考时钟电路、输出环路、参考环路、混频锁相电路和放大输出电路。单片机控制电路和参考时钟电路的输出端均接输出环路和参考环路的输入端，参考环路的输出端接所述混频锁相电路的输入端，混频锁相电路的输出端接输出环路的反馈输入端，输出环路的反馈输出端接混频锁相电路的输入端，输出环路的输出端接放大输出电路的输入端，放大输出电路的输出端为所述低相噪7J、步进本振模块的输出端。
[0019]本实施例中的参考时钟电路由晶体振荡器、第一放大器和第一功分器三部分组成。晶体振荡器的输出端接第一放大器的输入端，第一放大器的输出端接第一功分器的输入端，第一功分器的两个输出端分别接输出环路和参考环路。
[0020]如图2所示，实施例中的输出环路由第一锁相环芯片、第一环路滤波器、第一压控震荡器和第二功分器组成。第一锁相环芯片的输入端接单片机控制电路和参考时钟电路的输出端，第一锁相环芯片的输出端接第一环路滤波器的输入端，第一环路滤波器的输出端接第一压控震荡器的输入端，第一压控震荡器的输出端接第二功分器的输入端，第二功分器的输出端分别接混频