处理电路和锁相回路的制作方法
【专利摘要】一种处理电路和锁相回路。该处理电路包括一电压调节器、一转换单元以及一第一开关。电压调节器根据一输入电压，产生一输出电压。转换单元根据一操作电压产生一输出频率。第一开关耦接于电压调节器与转换单元之间，并根据一第一控制信号，将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时，转换单元产生输出频率。当第一开关未提供操作电压时，转换单元停止产生输出频率。
【专利说明】
处理电路和锁相回路
技术领域
[0001]本实用新型涉及一种处理电路和锁相回路，特别涉及一种根据一输入电压产生一输出频率的处理电路。
【背景技术】
[0002]随着科技的进步，电子装置的操作速度愈来愈快，使其能够正常的工作的时序约束也越来越紧，越来越需要精准的时钟源。锁相环能提供精确的时钟源，得到了广泛的应用。压控振荡器是锁相环中的内核模块，低噪声的压控振荡器一般耗电都比较大，如果能实现快关快开，就能够在其关闭时达到省电的目的，再次唤醒时不会影响系统的等待时间，提高系统响应速度。
【实用新型内容】
[0003]有鉴于此，本实用新型，以下简称新型，提供一种具有低功耗可实现快速开关的处理电路。在一正常模式下，处理电路里的组件均运作。在一省电模式下，处理电路里的部分组件停止工作。本实用新型的处理电路包括一电压调节器、一转换单元以及一第一开关。电压调节器根据一输入电压，产生一输出电压。转换单元根据一操作电压产生一输出频率。第一开关耦接于电压调节器与转换单元之间，并根据一第一控制信号，将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时，转换单元产生输出频率。当第一开关未提供操作电压时，转换单元停止产生输出频率。
[0004]本实用新型还提供一种锁相回路，包括一相位频率检测器、一电荷栗、一压控振荡器以及一分频器。相位频率检测器根据一参考频率以及一反馈频率，产生一调整信号。电荷栗耦接相位频率检测器，并根据调整信号产生一输入电压。压控振荡器耦接电荷栗，并根据输入电压产生一输出频率。分频器耦接压控振荡器，并对输出频率进行分频，用以产生反馈频率。压控振荡器包括一电压调节器、一转换单元以及一第一开关。电压调节器根据输入电压，产生一输出电压。转换单元根据一操作电压产生输出频率。第一开关耦接于电压调节器与转换单元之间，并根据一第一控制信号，将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时，转换单元产生输出频率。当第一开关未提供操作电压时，转换单元停止产生输出频率。
[0005]为让本实用新型的特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下:
【附图说明】
[0006]图1为本实用新型的处理电路的示意图。
[0007]图2A及图2B为本实用新型的信号产生单元的示意图。
[0008]图3及图4为本实用新型的处理电路的其它可能不意图。
[0009]图5为本实用新型的锁相回路的示意图。
【具体实施方式】
[0010]图1为本实用新型的处理电路的示意图。处理电路100根据一输入电压Vref和控制电压Vcn产生一输出频率CLK。其中，输入电压Vref来自系统内部的基准电压。在一实施例中，处理电路100包括一电压调节器(regulator) 110、一开关120以及一转换单元130。在一实施例中，转换单元130为一压控振荡器(Voltage Control Oscillator ;VC0)。
[0011 ]电压调节器110根据一输入电压Vref，产生一输出电压Vreg。开关120親接在电压调节器110与转换单元130之间，并根据一控制信号HJl，将输出电压Vreg作为一操作电压Vreg_vco提供转换单元130。转换单元130根据操作电压Vreg_vco产生一输出频率CLK。输出频率CLK可以为一个输出的时钟频率。
[0012]在一正常模式下，开关120将输出电压Vreg作为操作电压Vreg_VC0提供给转换单元130。转换单元130根据操作电压Vreg_vC0产生输出频率CLK。在一省电模式下，开关120关闭，即停止提供操作电压Vreg_vco给转换单元130。因此，转换单元130停止产生输出频率CLK。在此模式下，由于转换单元130停止运作，故可减少处理电路100的功率损耗。在一实施中，当转换单元130停止运作时，电压调节器110仍持续运作，但并非用以限制本发明。在其它实施例中，在省电模式下，电压调节器110与转换单元130均停止运作。
[0013]在本实施例中，开关120为一P型晶体管QP。当控制信号PUl为一高电平时，P型晶体管QP不导通，用以停止传送操作电压Vreg_VC0转换单元130。然而，当控制信号PUl为一低电平时，P型晶体管QP导通，用以传送操作电压Vreg_VC0给转换单元130。本发明并不限定开关120的种类。在其它实施例中，开关120具有一N型晶体管。
[0014]本实用新型并不限定控制信号PUl的产生方式。只要能够产生足以控制开关120的电路架构，均可应用于本实用新型中。图2A为本实用新型的信号产生单元的示意图。信号产生单元200A用以产生控制信号PUl，并包括反相器INVl与INV2。反相器INVl反相切换信号PD，用以产生一反相信号SIN。反相信号SIN的电平与电压电平Vl以及接地电平GND有关。举例而言，反相信号SIN的高电平等于电压电平Vl，反相信号SIN的低电平等于接地电平GND。
[0015]反相器INV2反相输入的反相信号SIN，用以产生控制信号PU1。在本实施例中，控制信号HJl的电平与电压电平V2以及接地电平GND有关。举例而言，控制信号PUl的高电平等于电压电平V2，控制信号PUl的低电平等于接地电平GND。在一实施例中，INVl和INV2的供电电压用于信号转换，INVl的供电电压不做限定，INV2的供电电压使用电压调节器110产生的具备低噪声性能的Vreg电压。
[0016]图2B为本实用新型的信号产生单元的另一示意图。信号产生单元200包括反相器INV3?INV6。反相器INV3?INV6串联在一起，对电压Vl的电源噪声进行多级隔离。反相器INV3反相切换信号PD，用以产生一反相信号SINl，其中反相信号SINl的电平与电压电平Vl以及接地电平GND有关。
[0017]反相器INV4反相反相信号SIN1，用以产生反相信号SIN2。反相器INV5反相反相信号SIN2，用以产生反相信号SIN3。反相器INV6反相反相信号SIN3，用以产生控制信号PU1。在本实施例中，反相信号SIN2?SIN3以及控制信号PUl的电平与电压电平V2以及接地电平GND有关。
[0018]图3为本实用新型的处理电路的另一可能示意图。图3相似图1，不同之处在于图3的处理电路300多了开关330。开关330耦接电压调节器110，并根据一控制信号PU2重置输出电压Vreg。在一实施例中，开关330系将输出电压Vreg重置成一预设电平，如0V，但并非用以限制本实用新型。在另一实施例中，开关330为一N型晶体管QN。当控制信号PU2为一高电平时，N型晶体管QN导通，因此，输出电压Vreg被重置成接地电平GND。当控制信号PU2为一低电平时，N型晶体管QN不导通，因此，输出电压Vreg不被重置。
[0019]在本实施例中，电压调节器110接收控制信号PU2，用以关闭内部组件的运作。举例而言，电压调节器110具有许多组件。当控制信号PU2为一特定电平时，开关330重置输出电压Vreg。此时，电压调节器110的内部组件也因控制信号PU2而停止运作。因此，电压调节器110停止产生输出电压Vreg，使得转换单元130也停止产生输出频率CLK。在此例中，当电压调节器110与转换单元130均停止运作时，处理电路100的功耗可达一最小值
[0020]图4为本实用新型的处理电路的另一可能示意图。图4相似图1，不同之处在于图4的处理电路400多了一电容Cl。电容Cl耦接电压调节器110，用以滤除输出电压Vreg的高频噪声。在其它实施例中，电容Cl被整合在图3的处理电路300中。在一些实施例中，图2A或图2B所示的信号产生单元200A或200B可整合在处理电路100、300及400中。另外，电容Cl也可整合在具有信号产生单元200A或200B的处理电路中。
[0021]本发明并不限定处理电路100、300及400的应用领域。在一实施例中，处理电路100、300及400可应用在一锁相回路中。图5为一锁相回路的示意图。如图所示，锁相回路500包括一相位频率检测器510、一电荷栗520、一处理电路530以及一分频器540。
[0022]相位频率检测器510根据一参考频率REFCLK以及一反馈频率FBCLK，产生一调整信号511。在本实施例中，调整信号511包括调整脉冲UP及DN。在一实施例中，当反馈频率FBCLK的上升边沿领先参考频率REFCLK的上升边沿时，相位频率检测器510使能调整脉冲DN;当反馈频率FBCLK的上升边沿落后参考频率REFCLK的上升边沿时，相位频率检测器510使能调整脉冲UP 0
[0023]电荷栗520耦接相位频率检测器510，并根据调整信号511产生一输入电压Vcn。在一实施例中，当调整脉冲UP被使能时，电荷栗520增加输入电压Vcn;当调整脉冲DN被使能时，电荷栗520减少输入电压Vcn。
[0024]处理电路530耦接电荷栗520，并根据控制电压Vcn产生一输出频率CLK。在本实施例中，处理电路530可由图1、3、4的处理电路100、300及400所实现。由于处理电路100、300及400的转换单元130可选择性地被禁能，故可减少锁相回路的功耗。
[0025]分频器540耦接处理电路530，并对输出频率CLK进行分频，用以产生反馈频率FBCLK。在本实施例中，锁相回路500还包括一低通滤波器550，用以滤除输入电压Vcn的高频噪声。如图所示，低通滤波器550包括电容C2、C3以及电阻Rl。电容C2与Rl串联于控制电压Vcn与接地电平GND之间。电容C3耦接于控制电压Vcn与接地电平GND之间。
[0026]在一正常模式下，锁相回路500追随参考频率REFCLK频率以及分频器540的分频比值，用以产生输出频率CLK。在一省电模式下，处理电路530里的转换单元(如130)被禁能。因此，锁相回路500停止产生输出频率CLK。当从省电模式切换至正常模式下时，由于处理电路530里的电压调节器如110仍然持续产生输出电压Vreg，故转换单元130可立即产生输出频率 CLK ο
[0027]虽然本实用新型已以优选实施例公开如上，然其并非用以限定本实用新型，本领域技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附权利要求书界定范围为准。
【主权项】
1.一种处理电路，其特征在于，包括: 电压调节器，根据输入电压，产生输出电压； 转换单元，根据操作电压产生输出频率；以及 第一开关，耦接于该电压调节器与该转换单元之间，根据第一控制信号，将该输出电压该操作电压提供给该转换单元，其中当该第一开关提供该操作电压给该转换单元时，该转换单元产生该输出频率，当该第一开关未提供该操作电压给该转换单元时，该转换单元停止产生该输出频率。2.根据权利要求1所述的处理电路，其特征在于，还包括: 第一反相器，反相切换信号，用以产生反相信号，其中该反相信号的电平与第一电压电平以及接地电平有关；以及 第二反相器，反相该反相信号，用以产生该第一控制信号，其中该第一控制信号的电平与第二电压电平以及该接地电平有关。3.根据权利要求1所述的处理电路，其特征在于，还包括: 第二开关，耦接该电压调节器，并根据第二控制信号重置该输出电压。4.根据权利要求3所述的处理电路，其特征在于，其中该第二开关为N型晶体管。5.根据权利要求3所述的处理电路，其特征在于，其中该电压调节器接收该第二控制信号，用以关闭内部组件的运作。6.根据权利要求1所述的处理电路，其特征在于，还包括: 电容，耦接该电压调节器，用以滤除该输出电压的高频噪声。7.根据权利要求1所述的处理电路，其特征在于，其中当该转换单元停止运作时，该电压调节器持续运作。8.根据权利要求1所述的处理电路，其特征在于，其中该处理电路为压控振荡器。9.一种锁相回路，其特征在于，包括: 相位频率检测器，根据参考频率以及反馈频率，产生调整信号； 电荷栗，耦接该相位频率检测器，并根据该调整信号产生输入电压； 压控振荡器，耦接该电荷栗，并根据该输入电压产生输出频率，并包括: 电压调节器，根据该输入电压，产生输出电压； 转换单元，根据操作电压产生该输出频率；以及 第一开关，耦接于该电压调节器与该转换单元之间，根据第一控制信号，将该输出电压作为该操作电压提供给该转换单元，其中当该第一开关提供该操作电压给该转换单元时，该转换单元产生该输出频率，当该第一开关未提供该操作电压给该转换单元时，该转换单元停止产生该输出频率；以及 分频器，耦接该压控振荡器，并对该输出频率进行分频，用以产生该反馈频率。10.根据权利要求9所述的锁相回路，其特征在于，还包括: 第一反相器，反相切换信号，用以产生反相信号，其中该反相信号的电平与第一电压电平以及接地电平有关；以及 第二反相器，反相该反相信号，用以产生该第一控制信号，其中该第一控制信号的电平与第二电压电平以及该接地电平有关，该第二电压电平大于该第一电压电平。11.根据权利要求9所述的锁相回路，其特征在于，还包括: 第二开关，耦接该电压调节器，并根据第二控制信号重置该输出电压。12.根据权利要求11所述的锁相回路，其特征在于，其中该第二开关系为N型晶体管。13.根据权利要求11所述的锁相回路，其特征在于，其中该电压调节器接收该第二控制信号，用以关闭内部组件的运作。14.根据权利要求9所述的锁相回路，其特征在于，还包括: 电容，耦接该电压调节器，用以滤除该输出电压的高频噪声。15.根据权利要求9所述的锁相回路，其特征在于，其中当该转换单元停止运作时，该电压调节器持续运作。16.根据权利要求9所述的锁相回路，其特征在于，还包括: 低通滤波器，耦接该电压调节器，用以滤除该输入电压的高频噪声。
【文档编号】H03L7/18GK205430207SQ201520997382
【公开日】2016年8月3日
【申请日】2015年12月3日
【发明人】王晓光
【申请人】上海兆芯集成电路有限公司