一种用于取样锁相的锁定指示电路的制作方法
【专利摘要】本实用新型涉及一种电路，具体涉及一种用于取样锁相的锁定指示电路，所述电路包括依次连串联的分压电路、比较电路、或非逻辑电路和滤波电路，其中，分压电路连接比较电路的输入端，或非逻辑电路连接比较电路的输出端，滤波电路连接或非逻辑电路的输出端，在完成对锁定情况正确指示的同时，实现了电路简单，占用面积小的优点。
【专利说明】
一种用于取样锁相的锁定指示电路
技术领域
[0001]本实用新型涉及一种电路，特别是一种用于取样锁相的锁定指示电路。
【背景技术】
[0002]随着电子设备的发展，电子系统对频率源提出了愈来愈高的要求，通过锁相技术得到高质量的微波频率综合发生器的微波锁相频率源技术也因此得到很大发展。
[0003]微波锁相技术一般分为数字锁相和模拟锁相。其中，模拟锁相能够获得更好的相位噪声指标，基于取样鉴相器的TORO(锁相介质振荡器)就是采用模拟锁相技术。一般采用数字锁相的PLL(锁相环)芯片会给出一个锁定指示管脚，也就是在芯片中已经集成了锁定指示电路。而基于模拟锁相的I3DRO电路中，由于锁相部分电路目前还没有形成集成电路，各单元电路是需要单独设计。因此，如何设计一个电路简单、元器件数量较少的锁定指示电路，在I3DRO产品特别是小型化I3DRO产品中，是比较重要的。
[0004]取样锁相锁定指示电路在文献中几乎没有描述，参考国外TORO产品，图1为其现有的电路设计原理图。在该电路原理图中，Vt为介质振荡器的调谐电压，U1是与门起到电压缓冲和整形作用，U3是一个PMOS开关，U2是与非门完成最终锁定指示电平输出。
[0005]当取样锁相未进入锁定状态时，其振荡器的扫描电压有3种可能情况:1)扫描电压处于扫描范围的低端，导致振荡器输出最低工作频率;2)扫描电压进行周期扫描，同时振荡器输出频率也在最高最低工作频率间来回摆动；3)扫描电压处于扫描范围高端，导致振荡器输出最高的工作频率。
[0006]当Vt为低电平时，此时振荡器失锁在频率低端，山输出为低电平，U3开通，U2的输入为高电平VCC，LD OUT为低电平，指示电路失锁。
[0007]当Vt为扫描波形时,U1的输出为脉冲波形，U3因此为间歇开通，由于&和抱的充电作用，1]2的输入端波形为高电平，因此LD OUT为低电平，指示电路失锁。
[0008]当Vt为高电平时，此时振荡器失锁在频率高端，山输出为高电平，U3关闭，U2的输入为低电平，LD OUT为高电平，指示电路为锁定，出现了错误指示的情况。
[0009]由此可见，该现有电路对振荡器失锁在频率高端的情况不能正确反应并给出锁定指示电平。如果需要解决这个错误，就需要再增加电路元件，电路就会变得复杂。
【实用新型内容】
[0010]本实用新型的目的在于:针对现有技术中振荡器失锁在频率高端不能正确反映的问题，提供一种设计简单、元器件数量少、占用电路面积小的锁定指示电路。
[0011]为了实现上述目的，本实用新型采用的技术方案为:一种用于取样锁相的锁定指示电路，其包括依次串联的分压电路、比较电路、或非逻辑电路和滤波电路。
[0012]所述分压电路包括依次串联的第一电阻R1、第二电阻R2、第三电阻R3,1^的自由端输入介质振荡器的调谐电压Vt，R3的自由端接地；
[0013]所述比较电路包括第一比较器山和第二比较器U^U1反向输入端输入第一比较电压％，1]2同相输入端输入第二比较电压v2，u^同相输入端与1]2的反向输入端接入基准电压；
[0014]所述或非逻辑电路的输入端与1^、1]2连接，输出端与滤波电路连接。
[0015]作为本实用新型的优选方案，所述比较电路和所述或非逻辑电路采用芯片TPS3701替代。TPS3701中已经集成了两个比较器、参考电源和输出非门。
[0016]本实用新型的有益效果是:本实用新型通过梳理并分类取样锁相的锁定和失锁模式，利用排除法，通过简洁的电路实现了正确指示取样锁相的锁定状态，并且通过芯片TPS3701替代部分电路实现了很小的电路面积。
【附图说明】
[0017]图1是原有锁定指不电路原理图；
[0018]图2是本实用新型锁定指示电路原理图；
[0019]图3是本实用新型中Vt为扫描波形时的各部分电压波形；
[0020]图4是本实用新型第二实施例芯片TPS3701功能框图；
[0021]图5是本实用新型第二实施例用于取样锁相的锁定指示电路图。
[0022 ]图中标记:1-分压电路，2-比较电路，3-或非逻辑电路，4-滤波电路。
【具体实施方式】
[0023]下面结合附图，对本实用新型作详细的说明。
[0024]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0025]实施例1
[0026]本实用新型对取样锁相电路进行正确锁定指示的工作原理:通过对取样锁相电路调谐电压在锁定和失锁情况下的分类，利用排除法，将取样锁相的3种失锁状态完全正确反应，当振荡器的扫描电压均不是这3种失锁电压波形时，才判断为锁定状态，给出正确的锁定指示电压。
[0027]图2是本实用新型用于取样锁相的锁定指示电路的原理图，其包括分压电路1、比较电路2、或非逻辑电路3和滤波电路4;第一电阻仏的自由端输入介质振荡器的调谐电压Vt，第三电阻的自由端R3接地;!^与他之间输出第一比较电压R3之间输出第二比较电压V2;第一比较器Ul反向输入端输入第一比较电压Vl,第二比较器U2同相输入端输入第二比较电压V^U1的同相输入端与1]2的反向输入端同时接入基准电压;或非逻辑电路3的输入端与Ul、U2连接，输出端与滤波电路4连接。
[0028]当Vt为低电平时，即Vt〈Vl，Vl为设定的门限低值。此时振荡器失锁在频率低端，VKVref，Vref为基准电压源提供的基准电压，第一比较器瓜输出为高电平，设U1输出到或非门U3的A端，1]2输出到U3或非门的B端，U3输出为低电平，对应的真值表为(I，O，O)，指示为失锁。
[0029]当Vt为高电平时，S卩Vt>Vh，Vh为设定的门限高值。此时振荡器失锁在频率高端，V2>Vref，U2输出为高电平，U3输出为低电平，对应的真值表为(O，I，O )，指示为失锁。
[0030]当Vt为扫描波形时，图形如图3所示，(a)为典型的扫描电压Vt波形，U1、UdPU3的输出均为脉冲波形，(b)为U3的输出电压波形，由于滤波电路4的滤波作用，LD OUT输出仍为低电平(C)，指示电路失锁。
[0031]当Vt为锁定状态时，即Vt为一固定电平，并满足1〈￥1〈￥11，￥1>￥^￡，1]1输出为低电平，V2〈Vrrf，U2输出也为低电平，U3输出为高电平，对应的真值表为(0，0，1)，指示为锁定。
[0032]若真值表为(1，1，0)，对应的比较电路2比较情况为:VKVre^VAVref,由(I)式、(2)式可知VAV1，所以客观上不会出现此种情况。
[0033]可以通过设定的VH、VL、Vref和(R1+R2+R3)的值来确定电路中R1J2和R3的参数。
[0034]Vi = Vx* (R2+R3) / (R1+R2+R3) (I)
[0035]V2 = Vt*R3/(R1+R2+R3)(2)
[0036]由前面描述的电路逻辑，当VKVl时，有VKVref。
[0037]因此，Vref= VL* (R2+R3)/(Ri+R2+R3) (3)
[0038]同样，当VT>VH时，有V2>Vref。
[0039]Vref = VH*R3/(Rl+R2+R3)(4)
[0040]设
[0041]Ri+R2+R3 = Rs,(5)
[0042]式(3)和式(4)写为:
[0043]Vref = VL*(R2+R3)/Rs(6)
[0044]Vref = Vh* (Rs-R1-R2)/Rs(7)
[0045]联立式(5)、(6)、(7)，可得:
[0046]R3 = Vref *Rs/Vh(8)
[0047]R2 = Vref *Rs/Vl-R3(9)
[0048]Ri = Rs-R2-R3(10)
[0049]如取Rs = i000，VL = 2，VH = 8，Vref = 0.4
[0050]可计算得到，1?1= 800，1?2 = 150，1?3 = 50。
[0051]当然，根据实际的不同的VL、VH、Vref和Rs，可以得到不同的电阻组合参数，以上数值只是其中一个例子。
[0052]实施例2
[0053]进一步，将图2虚线框100内的电路采用芯片TPS3701代替。TPS3701中已经集成了两个比较器、参考电源和输出非门(图4)。可以得到更简洁的电路，如图5，分压电路I与TPS3701输入端连接，滤波电路4与TPS3701输出端连接。
[0054]当Vt为低电平时，S卩Vt〈Vl，Vl为设定的门限值。此时振荡器失锁在频率低端，VKVref，Vref为基准电压源提供的基准电压，由(I)式、(2)式可知=V2SVhVKVref，第一比较器U1输出为高电平，第二比较器1]2输出为低电平，TPS3701输出为低电平，指示为失锁。
[0055]当Vt为高电平时，S卩VT>Vh，Vh为设定的门限值。此时振荡器失锁在频率高端，V2>Vref，V1 > V2，V1 > Vref，第一比较器U1输出为低电平，第二比较器1]2输出为高电平，TPS3701输出为低电平，指示为失锁。
[0056]当Vt为扫描波形时，图形如图3所示，(a)为典型的扫描电压Vt波形，U1、U2和TPS3701的输出均为脉冲波形，(b)为TPS3701的输出电压波形，由于滤波电路4的滤波作用，LD OUT输出仍为低电平(C)，指示电路失锁。
[0057]当Vt为锁定状态时，即Vt为一固定电平，并满足VL〈VT〈VH，VOVref，U1输出为低电平。V2〈Vrrf，U2输出也为低电平。U3输出为高电平，指示为锁定。
[0058]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种用于取样锁相的锁定指示电路，其特征在于，所述电路包括依次串联的分压电路、比较电路、或非逻辑电路和滤波电路； 所述分压电路输入介质振荡器的调谐电压ντ，输出第一比较电压VdP第二比较电压V2;所述比较电路包括第一比较器瓜和第二比较器1]2，瓜反向输入端输入第一比较电压V1,U2同相输入端输入第二比较电压v2，u^同相输入端与1]2的反向输入端接入基准电压。2.根据权利要求1所述的电路，其特征在于:所述分压电路包括依次串联的第一电阻R1、第二电阻心及第三电阻R3儿与心之间输出第一比较电压R3之间输出第二比较电压V2O3.根据权利要求1所述的电路，其特征在于:滤波电路采用RC电路。4.根据权利要求1所述的电路，其特征在于:所述比较电路和所述或非逻辑电路采用芯片TPS3701替代。
【文档编号】H03L7/08GK205510013SQ201620325782
【公开日】2016年8月24日
【申请日】2016年4月18日
【发明人】王崔州, 吴成林
【申请人】成都西蒙电子技术有限公司