一种两级堆叠结构的射频功率放大器的制造方法
【专利摘要】本实用新型公开了一种两级堆叠结构的射频功率放大器，包括输入匹配电路，输出宽带匹配电路，以及通过级间匹配电路级联组成的两级放大器电路，两级放大器电路的前级为驱动级，后级为功率级；射频信号源通过输入匹配电路连接驱动级最底层晶体管的栅极，驱动级最上层的晶体管的漏极连接所述级间匹配电路的一端，级间匹配电路的另一端连接功率级最底层晶体管的栅极，功率级最上层的晶体管的漏极通过输出宽带匹配电路连接负载。本电路能提高功率放大器的耐压能力、输出电压摆幅、工作带宽、功率效率、功率增益和最大输出功率，并有着较好的谐波抑制效果。
【专利说明】
一种两级堆叠结构的射频功率放大器
技术领域
[0001 ]本实用新型涉及一种功率放大器，尤其涉及一种射频功率放大器。
【背景技术】
[0002]作为收发机中射频前端的关键单元，射频功率放大器是现代无线通信系统不可或缺的的重要组成部分，主要用于射频信号的线性放大，并通过天线辐射出去。
[0003]随着智能手机的普及，移动数据呈指数增长的趋势，为了满足用户的高速数据体验的要求，现代通信系统多采用高频谱效率的调制方式，如QPSK等调制方式，这要求应用于新一代通信系统的射频功率放大器必须有着较高的功率效率、线性度与带宽。另外，为了满足不同地区的用户的使用要求，移动手机一般都要求支持两种或两种以上的网络制式。
[0004]另外，随着便携式设备的功能模块越来越复杂，将各个功能模块集成在一块芯片上，将大大缩短设备制造商的量产和加工时间，并减少在流片方面的资金消耗，因此，如何减小芯片的有效面积和用廉价的工艺在单一芯片上实现整个射频模组具有重要的研究意义。
[0005]由于硅工艺是最为成熟的，也是成本最低、集成度最高且与多数无线收发机的基带处理部分工艺相兼容，因此，硅CMOS工艺是单片实现各个模块集成的理想方案，不过CMOS工艺自身存在着物理缺陷，如低击穿电压和较差的电流能力等。工作于低电压的功率放大器，需要通过减小负载阻值进而增大电流的方法来提高输出功率，然后，这种方法使输出匹配电路的设计变得异常困难。
[0006]在中国专利201510150849.1中，通过采用共源共栅结构的射频功率放大器结构来提升功率级的耐压能力，然而共源共栅结构的第二个晶体管的栅极因去耦电容在交流时呈接地状态。随着输入信号功率的增大，输出的电压信号也随着变大，从而会使该结构最上面的晶体管最先出现击穿问题。另外，由于共源共栅结构中的两个晶体管的输出阻抗并不是最佳阻抗，所以输出功率较小。
【实用新型内容】
[0007]在中国专利201510150849.1中，射频功率放大器采用共源共栅结构，该结构能提高射频功率放大器的耐压能力。然后，这种结构由于堆叠在最底下的晶体管上面的晶体管的栅极的去耦电容的作用，晶体管的栅极在交流时呈接地状态，因此会导致该结构中最上面的晶体管最先出现击穿而最底下面的晶体管最先出现进入线性区的情况;另外，该结构不能很好地保证每个晶体管的输出阻抗都为最佳阻抗，因此，该结构输出功率相对下降。本实用新型的的目的在于克服以上现有技术的缺点，而提供一种两级堆叠结构的射频功率放大器电路。
[0008]本实用新型的具体技术方案为:
[0009]—种两级堆叠结构的射频功率放大器，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，以及通过级间匹配电路级联组成的两级放大器电路，所述两级放大器电路的前级为驱动级，后级为功率级；
[0010]所述两级放大器电路的每级均包括:至少由两个晶体管漏极源极相连堆叠起来的功率放大电路，第一偏置电路和第二偏置电路，所述第一偏置电路连接所述功率放大电路的除所述最底层晶体管的其余晶体管的栅极，所述第二偏置电路连接所述最底层晶体管的栅极，所述其余晶体管的栅极通过连接栅极电容接地，所述最底层晶体管的源极接地；
[0011]射频信号源通过所述输入匹配电路连接所述驱动级最底层晶体管的栅极，所述驱动级最上层的晶体管的漏极连接所述级间匹配电路的一端，所述级间匹配电路的另一端连接所述功率级最底层晶体管的栅极，所述功率级最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。
[0012]本技术方案分别采用分离的第一和第二偏置电路对各晶体管进行偏置，其中第二偏置电路为堆叠在最下层的晶体管提供合适的静态工作点，而第一偏置电路为其余堆叠的晶体管提供合适的静态工作点。输入匹配电路将功率放大电路的晶体管的阻抗转换成信号源的源阻抗，完成共扼匹配，从而获得最大的射频功率增益。为了使每个晶体管都能够输出最大功率，在每个堆叠的晶体管的栅极加载电容，提供一个合适的交流阻抗，使每个晶体管的输出电压同相等幅叠加，增强了功率放大电路的线性度与功率输出能力，并使从每个晶体管的漏往负载方向看过去的阻抗为最优阻抗。信号从功率级最上层的晶体管的漏极输出，且经过输出宽带匹配电路，传输到负载端。宽带匹配电路将负载阻抗转换成能使功率放大电路输出最大功率时的最优阻抗。
[0013]优选地，所述两级放大器电路的每级中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间。使功率放大电路输出高功率时，各个晶体管的直流电压汇集于一点，从而使各个晶体管在高输出功率时有着一致的静态情况，进而增强了功率放大电路的输出功率和线性度。
[0014]优选地，所述偏置电路A和偏置电路B由一个整合的偏置电路代替。
[0015]优选地，所述驱动级由3个晶体管堆叠构成。
[0016]优选地，所述功率级由4个晶体管堆叠构成。
[0017]优选地，所述输出宽带匹配电路中设有二次谐波抑制电路;并可以结合扼流电感与功率放大电路输出级的输出电容，更好地实现二次谐波短路，三次谐波开路，从而大大提高了功率放大电路的效率。
[0018]优选地，电源经滤波电路连接到所述两级放大器电路每级的最上层的晶体管的漏极。
[0019]优选地，所述滤波电路由滤波电容和扼流电感组成。
[0020 ]优选地，所述滤波电路由低频滤波电容、高频滤波电容和扼流电感组成。
[0021]本实用新型的有益效果:该电路结构不仅提高了射频功率放大器的耐压能力和功率增益，而且通过非等分方式的偏置方法并结合栅电容所提供的交流阻抗，使每个堆叠的晶体管的负载都为最佳阻抗，从而提高功率放大器的功率输出能力。另外，本实用新型通过在堆置的晶体管加载电容，并相应提尚合适的偏置，从而使每个晶体管在输出尚功率时有着相同的静态工作点，从而提高了功率放大器整体的线性度。本电路能提高功率放大器的耐压能力、输出电压摆幅、工作带宽、功率效率、功率增益和最大输出功率，并有着较好的谐波抑制效果。
【附图说明】
[0022]图1是实施例的射频功率放大器电路图。
[0023]图中虚线方框所圈起的部分为堆叠结构功率放大电路。
【具体实施方式】
[0024]本实用新型的一个较佳实施例，图1所示，一种两级堆叠结构的射频功率放大器，该射频功率放大器包括包括输入匹配电路，输出宽带匹配电路，以及通过级间匹配电路级联组成的两级放大器电路，所述两级放大器电路的前级为驱动级，后级为功率级;所述两级放大器电路的驱动级包括:由3个晶体管漏极源极相连堆叠起来的功率放大电路，偏置电路C连接所述功率放大电路的上面2个晶体管的M6、M7栅极，偏置电路D连接所述最底层晶体管M5的栅极，上面2个晶体管M6、M7的栅极通过连接栅极电容C4、C5接地，最底层晶体管M5的源极接地;所述两级放大器电路的功率级包括:由4个晶体管漏极源极相连堆叠起来的功率放大电路，偏置电路A连接所述功率放大电路的上面3个晶体管M2、M3、M4的栅极，偏置电路B连接最底层晶体管Ml的栅极，上面3个晶体管M2、M3、M4的栅极通过连接栅极电容C1、C2、C3接地，最底层晶体管的源极接地;射频信号源RFin通过所述输入匹配电路连接所述驱动级的最底层的晶体管M5的栅极；驱动级最上层的晶体管M7的漏极连接所述级间匹配电路的一端，所述级间匹配电路的另一端连接所述功率级最底层晶体管Ml的栅极，所述功率级最上层的晶体管M4的漏极通过所述输出宽带匹配电路连接负载RL。偏置电路B、D为最下端的晶体管M1、M5提供合适的静态工作点，而偏置电路A、C为其余堆叠的晶体管提供合适的静态工作点。偏置电路提供给晶体管的偏置电压不等分，最上层晶体管M7、M4的偏置电压最低，最下层晶体管M1、M5的偏置电压最高，其余晶体管的偏置电压介于两者之间。独立的供电电源VDD分别经滤波电路连接到各级放大器电路的最上层的晶体管M7、M4的漏极;滤波电路均由低频滤波电容Cp 1、高频滤波电容Cp2和扼流电感Lc组成。
[0025]该电路结构不仅提高了射频功率放大器的耐压能力和功率增益，而且通过调整每个堆叠的晶体管输入阻抗，从而使每个晶体管的负载接近最佳阻抗，从而提高功率放大器的功率输出能力。驱动级与功率级之间通过级间匹配电路相接，从而使功率增益更加平滑，进一步提高线性度，另外，本实用新型通过在堆叠的晶体管加载电容，并相应提高合适的偏置，从而使每个晶体管在输出高功率时有着相同的静态工作点，从而提高了功率放大器整体的线性度。
【主权项】
1.一种两级堆叠结构的射频功率放大器，其特征在于:该射频功率放大器包括输入匹配电路，输出宽带匹配电路，以及通过级间匹配电路级联组成的两级放大器电路，所述两级放大器电路的前级为驱动级，后级为功率级； 所述两级放大器电路的每级均包括:至少由两个晶体管漏极源极相连堆叠起来的功率放大电路，第一偏置电路和第二偏置电路，所述第一偏置电路连接所述功率放大电路的除最底层晶体管的其余晶体管的栅极，所述第二偏置电路连接所述最底层晶体管的栅极，所述其余晶体管的栅极通过连接栅极电容接地，所述最底层晶体管的源极接地； 射频信号源通过所述输入匹配电路连接所述驱动级最底层晶体管的栅极，所述驱动级最上层的晶体管的漏极连接所述级间匹配电路的一端，所述级间匹配电路的另一端连接所述功率级最底层晶体管的栅极，所述功率级最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。2.根据权利要求1所述的两级堆叠结构的射频功率放大器，其特征在于:所述偏置电路A和偏置电路B由一个整合的偏置电路代替。3.根据权利要求1所述的两级堆叠结构的射频功率放大器，其特征在于:所述两级放大器电路的每级中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间。4.根据权利要求3所述的两级堆叠结构的射频功率放大器，其特征在于:所述驱动级由3个晶体管堆叠构成。5.根据权利要求4所述的两级堆叠结构的射频功率放大器，其特征在于:所述功率级由4个晶体管堆叠构成。6.根据权利要求5所述的两级堆叠结构的射频功率放大器，其特征在于:所述输出宽带匹配电路中设有二次谐波抑制电路。7.根据权利要求1至6任一权利要求所述的两级堆叠结构的射频功率放大器，其特征在于:电源经滤波电路连接到所述两级放大器电路每级的最上层的晶体管的漏极。8.根据权利要求7所述的两级堆叠结构的射频功率放大器，其特征在于:所述滤波电路由滤波电容和扼流电感组成。9.根据权利要求8所述的两级堆叠结构的射频功率放大器，其特征在于:所述滤波电路由低频滤波电容、高频滤波电容和扼流电感组成。
【文档编号】H03F3/24GK205566230SQ201620081361
【公开日】2016年9月7日
【申请日】2016年1月26日
【发明人】林俊明, 章国豪, 张志浩, 余凯, 黄敬馨, 区力翔
【申请人】广东工业大学