共模电平产生电路的制作方法
【专利摘要】本实用新型公开了一种共模电平产生电路，包括第一时钟信号输入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输入端、与所述第二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场效应管相连的第一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出端，在所述第一时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输出共模电平。本实用新型静态功耗为零，动态功耗与系统时钟频率成正比。
【专利说明】
共模电平产生电路
技术领域
[0001] 本实用新型设及集成电路领域，特别是设及一种零静态功耗的共模电平产生电 路。
【背景技术】
[0002] 在开关电容电路中，常需要提供输入信号或输出信号的共模电平。运个共模电平 可W不是连续的直流电平，且仅需在系统时钟的一个相位期间提供。另外，在差模应用中， 差分信号的共模电平会相互减掉，不会影响差模结果，因此共模电平不需要非常精确。
[0003] 请参阅图1，图1为现有的共模电平产生电路的电路图，其包括第一电阻RU与第一 电阻Rl相连的第二电阻R2及电容C，第一电阻Rl的一端连接电源端VDD，另一端与第二电阻 R2的一端及电容C的一端相连，共同产生共模电平VC0M，第二电阻R2的另一端及电容C的另 一端共同接地GND。
[0004] 请同时参阅图2,图2为现有的共模电平产生电路的波形图，现有的共模电平产生 电路输出连续的直流电平VCOM = V孤*R2/(R1+R2)，静态电源电流Ipower = V孤/(R1+R2)。由此 可W看出，现有的共模电平产生电路始终存在电流，具有明显的功耗。 【实用新型内容】
[0005] 本实用新型的目的在于克服现有技术的不足，提供一种静态功耗为零，动态功耗 与系统时钟频率成正比的共模电平产生电路。
[0006] 本实用新型的目的是通过W下技术方案来实现的：一种共模电平产生电路，包括 第一时钟信号输入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输 入端、与所述第二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场 效应管相连的第一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出 端，在所述第一时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输 出共模电平。
[0007] 所述第二时钟信号输入端与所述场效应管的栅极相连，所述场效应管的源级连接 电源端，所述场效应管的漏极与所述第一电容的正极板、所述第二电容的正极板及所述共 模电平输出端相连。
[000引所述第一电容的负极板与所述第一时钟信号输入端相连，所述第二电容的负极板 接地端。
[0009] 所述第一时钟信号输入端与所述第二时钟信号输入端输入一对反相的系统时钟 信号，来控制所述第一电容与所述第二电容的充放电。
[0010] 所述场效应管为P型场效应管。
[0011] 本实用新型的有益效果是：利用系统时钟控制电容充放电，在一个相位期间产生 共模电平，静态功耗为零，动态功耗与系统时钟频率成正比。
【附图说明】
[0012] 图1为现有的共模电平产生电路的电路图；
[0013] 图2为现有的共模电平产生电路的波形图；
[0014] 图3为本实用新型共模电平产生电路的电路图；
[0015] 图4为本实用新型共模电平产生电路的波形图。
【具体实施方式】
[0016] 下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围 不局限于W下所述。
[0017] 如图3所示，图3为本实用新型共模电平产生电路的电路图，其包括第一时钟信号 输入端化K、与第一时钟信号输入端输入的时钟信号反相的第二时钟信号赢入端CLK、与第 二时钟信号攝入端CLK相连的场效应管PMl、与第一时钟信号输入端CLK及场效应管PMl相连 的第一电容CU与场效应管PMl及第一电容Cl相连的第二电容C2及共模电平输出端VC0M。
[0018] 其中，第二时钟信号输入端玩杰与场效应管PMl的栅极相连，场效应管PMl的源级 连接电源端VDD，场效应管PMl的漏极与第一电容Cl的正极板、第二电容C2的正极板及共模 电平输出端VCOM相连;第一电容Cl的负极板与第一时钟信号输入端CLK相连，第二电容C2的 负极板接地端GND。第一时钟信号输入端化K与第二时钟信号输入端投L裝输入一对反相的 系统时钟信号，来控制第一电容Cl与第二电容C2的充放电，在CLK = O相位期间，即第一时钟 信号输入端CLK为低电平时输出共模电平VC0M。
[0019] 在本实用新型中，场效应管PMl为P型场效应管，在其他实施方式中，场效应管PMl 可为其他能够实现相同功能的开关器件。
[0020] 本实用新型共模电平产生电路的工作原理如下：
[0021] 在CLK=I相位期间，即第一时钟信号输入端CLK为高电平时，场效应管PMl导通，第 一电容Cl的正负极板接电源端VDD，第二电容C2的正极板接电源端VDD，负极板接地端GND， 此时，第二电容C2的正负极板间压差被充电至电源电压VDD，第二电容C2储存电荷为:Qclk=I = C2*VDD〇
[0022] 在化K = O相位期间，即第一时钟信号输入端化K为低电平时，场效应管PMl截止，第 一电容Cl与第二电容C2并联，第一电容Cl与第二电容C2的正极板输出共模电平VC0M，第一 电容Cl与第二电容C2的负极板接地端GND，总电荷为:Qclk=O = (C1 +C2) *VC0M。
[0023] 由于总电荷不变，即：Q CLK=I =化LK=O,则：C2*VDD=(C1+C2)*VC0M。
[0024] 在CLK = O相位期间，即第一时钟信号输入端CLK为低电平时，输出共模电平VCOM 为:VCOM=V孤*C2/(C1+C2)，当取Cl =C2时，VCOM=V孤/2。
[0025] 请同时参阅图4,图4为本实用新型共模电平产生电路的波形图。在本实用新型共 模电平产生电路中，电源与地之间无直流通路，静态电源电流IpDwer为零，利用系统时钟CLK， 动态电源电流IpDwer与系统时钟CLK的频率成正比。
[0026] 综上所述，本实用新型共模电平产生电路与现有的共模电平产生电路相比，有明 显的功耗优势。
【主权项】
1. 一种共模电平产生电路，其特征在于:所述共模电平产生电路包括第一时钟信号输 入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输入端、与所述第 二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场效应管相连的第 一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出端，在所述第一 时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输出共模电平。2. 根据权利要求1所述的共模电平产生电路，其特征在于:所述第二时钟信号输入端与 所述场效应管的栅极相连，所述场效应管的源级连接电源端，所述场效应管的漏极与所述 第一电容的正极板、所述第二电容的正极板及所述共模电平输出端相连。3. 根据权利要求2所述的共模电平产生电路，其特征在于:所述第一电容的负极板与所 述第一时钟信号输入端相连，所述第二电容的负极板接地端。4. 根据权利要求1所述的共模电平产生电路，其特征在于:所述第一时钟信号输入端与 所述第二时钟信号输入端输入一对反相的系统时钟信号，来控制所述第一电容与所述第二 电容的充放电。5. 根据权利要求1所述的共模电平产生电路，其特征在于:所述场效应管为P型场效应 管。
【文档编号】H03K5/13GK205584156SQ201620355047
【公开日】2016年9月14日
【申请日】2016年4月26日
【发明人】连颖
【申请人】成都锐成芯微科技有限责任公司