一种用于原子钟的电子线路的制作方法
【专利摘要】本实用新型公开了一种用于原子钟的电子线路，属于原子钟领域。所述电子线路包括综合模块、倍频模块、混频模块和伺服模块，所述综合模块、所述倍频模块和所述混频模块依次电连接，所述综合模块和所述伺服模块还用于与所述原子钟的压控晶振电连接，所述伺服模块和所述混频模块还用于与所述原子钟的物理系统电连接，通过模拟元器件构成电子线路的各个模块，成本较低、体积较小，适用于小型化系统，并且电子线路由简单电路组成，结构简单，适用于简单的试验研究。
【专利说明】
一种用于原子钟的电子线路
技术领域
[0001]本实用新型涉及原子钟领域，特别涉及一种用于原子钟的电子线路。【背景技术】
[0002]原子钟作为高稳定、高精度的时间同步源，正被广泛应用于航天、通讯等众多领域。
[0003]现有的原子钟主要包括压控晶振、物理系统和电子线路。其中，压控晶振输出原始频率信号；电子线路将压控晶振的输出频率信号进行处理产生微波探询信号;物理系统对微波探询信号进行鉴频，产生光检信号；电子线路对光检信号选频放大和方波整形后进行同步鉴相，产生纠偏电压作用于压控晶振，以调整压控晶振的输出频率，最终将压控晶振的输出频率锁定在原子基态超精细〇-〇中心频率上。
[0004]在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题:
[0005]现有原子钟的电子线路中的各个部件多采样数字化器件，成本较高、体积较大，不适合小型化系统;并且电子线路的结构比较复杂，不适用于简单的用于试验研究的原子钟。【实用新型内容】
[0006]为了解决现有技术的问题，本实用新型实施例提供了一种用于原子钟的电子线路。所述技术方案如下:
[0007]本实用新型实施例提供了一种用于原子钟的电子线路，包括综合模块、倍频模块、 混频模块和伺服模块，所述综合模块、所述倍频模块和所述混频模块依次电连接，所述综合模块和所述伺服模块还用于与所述原子钟的压控晶振电连接，所述伺服模块和所述混频模块还用于与所述原子钟的物理系统电连接，
[0008]所述综合模块包括用于生成键控调频信号和参考信号的第一处理单元，用于产生系统时钟和调频信号的频率合成电路和用于对所述调频信号进行滤波的第一滤波电路， 所述第一处理单元、所述频率合成电路和所述第一滤波电路依次电连接，所述频率合成电路和所述第一滤波电路采用模拟元器件；
[0009]所述倍频模块包括用于产生倍频信号的倍频电路，用于对所述倍频信号进行处理得到单频信号的第二滤波电路、一级放大电路、第三滤波电路和二级放大电路，所述倍频电路、所述第二滤波电路、所述一级放大电路、所述第三滤波电路和所述二级放大电路依次电连接，所述倍频电路、所述第二滤波电路、所述一级放大电路、所述第三滤波电路和所述二级放大电路采用模拟元器件；
[0010]所述混频模块包括用于接收所述单频信号和所述调频信号，并进行阻抗匹配的合成匹配电路，用于对所述合成匹配电路输出的所述单频信号和所述调频信号进行微波混频得到微波频率信号的混合器和滤波腔，用于将所述微波频率信号的功率放大后送入所述物理系统的功率放大电路，所述合成匹配电路、所述混合器、所述滤波腔和所述功率放大电路依次电连接，所述合成匹配电路和所述功率放大电路采用模拟元器件；
[0011]所述伺服模块包括用于接收并放大物理系统输出的量子鉴频信号的前置放大电路、用于信号选频的选频放大电路、以及用于进行鉴相的陷波鉴相电路，所述前置放大电路、所述选频放大电路、所述陷波鉴相电路依次电连接，所述前置放大电路、所述选频放大电路、所述陷波鉴相电路采用模拟元器件。
[0012]在本实用新型实施例的一种实现方式中，所述前置放大电路包括运算放大器Al、运算放大器A2、运算放大器A3、电阻Rl?R8、以及可变电阻Rk;输入信号电位低的一端通过电阻Rl与所述运算放大器Al的同相输入端相连，输入信号电位高的一端通过电阻R2与所述运算放大器A2的同相输入端相连;所述运算放大器Al的反相输入端通过所述可变电阻Rk与所述运算放大器A2的反相输入端相连;所述运算放大器Al的反相输入端通过电阻R3与所述运算放大器Al的输出端相连，所述运算放大器Al的输出端通过电阻R5与所述运算放大器A3的反相输入端相连;所述运算放大器A2的反相输入端通过电阻R4与所述运算放大器A2的输出端相连，所述运算放大器A2的输出端通过电阻R6与所述运算放大器A3的同相输入端相连;所述运算放大器A3的反相输入端通过电阻R7与所述运算放大器A3的输出端相连；电阻R8的一端接所述运算放大器A3的同相输入端，电阻R8的另一端接地。
[0013]在本实用新型实施例的另一种实现方式中，所述选频放大电路包括运算放大器A4、运算放大器A5、电阻R9?R14、以及电容Cl?C4;所述前置放大电路的输出端通过电阻R9与所述运算放大器A4的同相输入端相连;电容Cl的一端接电阻RlO的一端，电容Cl的另一端接地，电阻RlO的另一端与所述运算放大器A4的反相输入端相连；电阻Rll与电容C2并联，电阻Rll的一端与所述运算放大器A4的反相输入端相连，电阻Rll的另一端与所述运算放大器A4的输出端相连;所述运算放大器A4的输出端通过所述电阻R12与所述运算放大器A5的反相输入端相连；电容C3的一端与电阻R13的一端相连，电容C3的另一端接地，电阻R13的另一端与所述运算放大器A5的反相输入端相连；电阻R14与电容C4并联，电阻R14的一端与所述运算放大器A5的反相输入端相连，电阻R14的另一端与所述运算放大器A5的输出端相连。
[0014]在本实用新型实施例的另一种实现方式中，所述陷波鉴相电路包括运算放大器A6、同步鉴相芯片、电容C5?C8、以及电阻Rl5?R21 ；所述选频放大电路的输出端、电容C5、电容C6、电容C7、电容C8、所述运算放大器A6的反相输入端依次相连；电容C5与电容C6的连接点与电阻Rl5的一端相连，电阻Rl5的另一端与所述运算放大器A6的反相输入端相连；电容C5与电容C6的连接点与电阻R16的一端相连，电阻R16的另一端接地；电容C6与电容C7的连接点与电阻Rl 7的一端相连，电阻Rl 7的另一端接地；电容C7与电容C8的连接点与电阻Rl8的一端相连，电阻R18的另一端接地;所述运算放大器A6的同相输入端通过电阻R19和电阻R21与所述运算放大器A6的输出端相连，所述运算放大器A6的输出端与所述同步鉴相芯片的一个输入端相连；电阻Rl9与电阻R21的连接点与电阻R20的一端相连，电阻R20的另一端接地。
[0015]在本实用新型实施例的另一种实现方式中，所述电子线路还包括:用于接收所述压控晶振经过纠偏电压作用后的输出频率，并对所述输出频率分频，得到用户需要的频率值的输出模块，所述输出模块与所述压控晶振电连接。
[0016]在本实用新型实施例的另一种实现方式中，所述输出模块包括依次连接的分频器、正弦波输出单元和逻辑门电路TTL信号输出单元，所述分频器用于对所述压控晶振输出频率进行分频，所述正弦波输出单元用于将所述分频后的输出频率以正弦波形式输出，所述逻辑门电路TTL信号输出单元用于将正弦波形式的输出频率转化为TTL信号输出。
[0017]在本实用新型实施例的另一种实现方式中，所述分频器为四分频电路。
[0018]在本实用新型实施例的另一种实现方式中，所述TTL信号输出单元包括电阻R22、 电阻R23、电阻R31、电阻R32、电阻R41、电阻R42、电阻R51、电容C11、电容C12、电容C13和运算放大器A7,所述电阻R22、所述电容C11、所述电阻R23依次串联且连至所述运算放大器A7的同相输入端，所述电容C13、所述电阻R31串联且连至所述运算放大器A7的同相输入端，所述电阻R32的一端连至所述运算放大器A7的同相输入端，所述电阻R41—端连至所述运算放大器A7的反相输入端，所述电阻R41另一端连接在所述电阻R31和所述电容C13之间，所述电阻 R51连接在所述电阻R31和所述电容C13之间，所述电容C12和所述电阻R42均连接在所述运算放大器A7的反相输入端，所述正弦波输出单元的输出端连接在所述电阻R22和所述电容 C11之间，所述运算放大器A7的输出端用于输出TTL信号，所述电阻R22、所述电阻R32、所述电容C12、所述电阻R42、所述电容C13的一端接地，所述电阻R51的一端接5V电源。
[0019]本实用新型实施例提供的技术方案带来的有益效果是:
[0020]通过模拟元器件构成电子线路的各个模块，成本较低、体积较小，适用于小型化系统，并且电子线路由简单电路组成，结构简单，适用于简单的试验研究。【附图说明】
[0021]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1是本实用新型实施例提供的用于原子钟的电子线路的结构示意图；
[0023]图2是本实用新型实施例提供的综合模块的结构示意图；
[0024]图3是本实用新型实施例提供的倍频模块的结构示意图；
[0025]图4是本实用新型实施例提供的混频模块的结构示意图；
[0026]图5是本实用新型实施例提供的伺服模块的结构示意图；
[0027]图6是本实用新型实施例提供的前置放大电路的结构示意图；
[0028]图7是本实用新型实施例提供的选频放大电路的结构示意图；
[0029]图8是本实用新型实施例提供的陷波鉴相电路的结构示意图；
[0030]图9是本实用新型实施例提供的输出模块的结构示意图。【具体实施方式】
[0031]为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
[0032]图1是本实用新型实施例提供的一种用于原子钟的电子线路的结构示意图，参见图1，电子线路包括综合模块101、倍频模块102、混频模块103和伺服模块104，综合模块101、 倍频模块102和混频模块103依次电连接，综合模块101和伺服模块104还用于与原子钟的压控晶振100电连接，伺服模块104和混频模块103还用于与原子钟的物理系统200电连接。 [〇〇33] 压控晶振100，用于输出40MHz的频率信号。
[0034]如图2所示，综合模块101包括第一处理单元101a、频率合成电路1lb和第一滤波电路101c，第一处理单元1la用于根据频率信号生成占空比和频率均相同且频率为117Hz的键控调频信号和参考信号，并控制频率合成电路1lb根据频率信号对频率信号进行6倍频作为系统时钟，频率合成电路10 Ib用于在系统时钟和键控调频信号作用下产生114.6874Mhz± Af的调频信号，第一滤波电路1lc用于对频率合成电路输出的调频信号进行滤波;第一处理单元101a、频率合成电路1I b和第一滤波电路1I c依次电连接，频率合成电路1lb和第一滤波电路1lc采用模拟元器件。
[0035]如图3所示，倍频模块102包括倍频电路102a、第二滤波电路102b、一级放大电路102c、第三滤波电路102d和二级放大电路102e，倍频电路102a用于接收频率信号并进行6倍频得到倍频信号，倍频信号经第二滤波电路102b、一级放大电路102c、第三滤波电路102d和二级放大电路102e后，得到单频信号，单频信号的输出功率为10mW;倍频电路102a、第二滤波电路102b、一级放大电路102c、第三滤波电路102d和二级放大电路102e依次电连接，倍频电路102a、第二滤波电路102b、一级放大电路102c、第三滤波电路102d和二级放大电路102e采用模拟元器件。
[0036]如图4所示，混频模块103包括合成匹配电路103a、混合器103b、滤波腔103c和功率放大电路103d，合成匹配电路103a用于接收单频信号和调频信号，并进行阻抗匹配，混合器103b和滤波腔103c用于对合成匹配电路输出的单频信号和调频信号进行微波混频，得到6834.6875MHz± Af的微波频率信号，功率放大电路103d用于将微波频率信号的功率放大至+4dBm后送入物理系统；合成匹配电路103a、混合器103b、滤波腔103c和功率放大电路103d依次电连接，合成匹配电路103a和功率放大电路103d采用模拟元器件。
[0037]如图5所示，伺服模块104包括用于接收并放大物理系统200输出的量子鉴频信号的前置放大电路104a、用于信号选频的选频放大电路104b、以及用于进行鉴相的陷波鉴相电路104c。前置放大电路104a、选频放大电路104b、陷波鉴相电路104c依次电连接，前置放大电路104a、选频放大电路104b、陷波鉴相电路104c采用模拟元器件。
[0038]本实用新型实施例通过模拟元器件构成电子线路的各个模块，成本较低、体积较小，适用于小型化系统，并且电子线路由简单电路组成，结构简单，适用于简单的试验研究。
[0039]如图6所示，前置放大电路104a包括运算放大器Al、运算放大器A2、运算放大器A3、电阻Rl?R8、以及可变电阻Rk;输入信号电位低的一端通过电阻Rl与运算放大器Al的同相输入端相连，输入信号电位高的一端通过电阻R2与运算放大器A2的同相输入端相连;运算放大器Al的反相输入端通过可变电阻Rk与运算放大器A2的反相输入端相连;运算放大器Al的反相输入端通过电阻R3与运算放大器Al的输出端相连，运算放大器Al的输出端通过电阻R5与运算放大器A3的反相输入端相连;运算放大器A2的反相输入端通过电阻R4与运算放大器A2的输出端相连，运算放大器A2的输出端通过电阻R6与运算放大器A3的同相输入端相连;运算放大器A3的反相输入端通过电阻R7与运算放大器A3的输出端相连；电阻R8的一端接运算放大器A3的同相输入端，电阻R8的另一端接地。
[0040]如图7所示，选频放大电路104b包括运算放大器A4、运算放大器A5、电阻R9?R14、以及电容Cl?C4;前置放大电路104a的输出端通过电阻R9与运算放大器A4的同相输入端相连;电容Cl的一端接电阻RlO的一端，电容Cl的另一端接地，电阻RlO的另一端与运算放大器A4的反相输入端相连；电阻RlI与电容C2并联，电阻RlI的一端与运算放大器A4的反相输入端相连，电阻R11的另一端与运算放大器A4的输出端相连;运算放大器A4的输出端通过电阻R12与运算放大器A5的反相输入端相连；电容C3的一端与电阻R13的一端相连，电容C3的另一端接地，电阻R13的另一端与运算放大器A5的反相输入端相连；电阻R14与电容C4并联， 电阻R14的一端与运算放大器A5的反相输入端相连，电阻R14的另一端与运算放大器A5的输出端相连。[0041 ] 如图8所述，陷波鉴相电路104c包括运算放大器A6、同步鉴相芯片1040C、电容C5? C8、以及电阻R15?R21;选频放大电路104b的输出端、电容C5、电容C6、电容C7、电容C8、运算放大器A6的反相输入端依次相连；电容C5与电容C6的连接点与电阻R15的一端相连，电阻 R15的另一端与运算放大器A6的反相输入端相连；电容C5与电容C6的连接点与电阻R16的一端相连，电阻R16的另一端接地；电容C6与电容C7的连接点与电阻R17的一端相连，电阻R17 的另一端接地；电容C7与电容C8的连接点与电阻R18的一端相连，电阻R18的另一端接地;运算放大器A6的同相输入端通过电阻R19和电阻R21与运算放大器A6的输出端相连，运算放大器A6的输出端与同步鉴相芯片1040C的一个输入端相连；电阻R19与电阻R21的连接点与电阻R20的一端相连，电阻R20的另一端接地。
[0042]在本实用新型实施例中，电子线路还包括:输出模块105,用于接收压控晶振100经过纠偏电压作用后的输出频率，并对输出频率分频，得到用户需要的频率值。输出模块105 与压控晶振100电连接。[〇〇43] 参见图9,输出模块105包括依次连接的分频器105a、正弦波输出单元105b和逻辑门电路(Transistor Transistor Logic，简称TTL)信号输出单元105c，分频器105a用于对压控晶振输出频率进行分频，正弦波输出单元l〇5b用于将分频后的输出频率以正弦波形式输出，TTL信号输出单元105c用于将正弦波形式的输出频率转化为TTL信号输出。[〇〇44] 可选地，分频器105a为四分频电路。
[0045]进一步地，TTL信号输出单元105c包括电阻R22、电阻R23、电阻R31、电阻R32、电阻尺41、电阻1?42、电阻1?51、电容(:11、电容(:12、电容(:13和运算放大器47，电阻1?22、电容(:11、电阻R23依次串联且连至运算放大器A7的同相输入端，电容C13、电阻R31串联且连至运算放大器A7的同相输入端，电阻R32的一端连至运算放大器A7的同相输入端，电阻R41—端连至运算放大器A7的反相输入端，电阻R41另一端连接在电阻R31和电容C13之间，电阻R51连接在电阻R31和电容C13之间，电容C12和电阻R42均连接在运算放大器A7的反相输入端，正弦波输出单元105b的输出端连接在电阻R22和电容Cl 1之间，运算放大器A7的输出端用于输出 TTL信号，电阻R22、电阻R32、电容C12、电阻R42、电容C13的一端接地，电阻R51的一端接5V电源。
[0046]本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0047]以上仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种用于原子钟的电子线路，包括综合模块、倍频模块、混频模块和伺服模块，所述 综合模块、所述倍频模块和所述混频模块依次电连接，所述综合模块和所述伺服模块还用 于与所述原子钟的压控晶振电连接，所述伺服模块和所述混频模块还用于与所述原子钟的 物理系统电连接，其特征在于，所述综合模块包括用于生成键控调频信号和参考信号的第一处理单元，用于产生系统 时钟和调频信号的频率合成电路和用于对所述调频信号进行滤波的第一滤波电路，所述第 一处理单元、所述频率合成电路和所述第一滤波电路依次电连接，所述频率合成电路和所 述第一滤波电路采用模拟元器件；所述倍频模块包括用于产生倍频信号的倍频电路，用于对所述倍频信号进行处理得到 单频信号的第二滤波电路、一级放大电路、第三滤波电路和二级放大电路，所述倍频电路、 所述第二滤波电路、所述一级放大电路、所述第三滤波电路和所述二级放大电路依次电连 接，所述倍频电路、所述第二滤波电路、所述一级放大电路、所述第三滤波电路和所述二级 放大电路采用模拟元器件；所述混频模块包括用于接收所述单频信号和所述调频信号，并进行阻抗匹配的合成匹 配电路，用于对所述合成匹配电路输出的所述单频信号和所述调频信号进行微波混频得到 微波频率信号的混合器和滤波腔，用于将所述微波频率信号的功率放大后送入所述物理系 统的功率放大电路，所述合成匹配电路、所述混合器、所述滤波腔和所述功率放大电路依次 电连接，所述合成匹配电路和所述功率放大电路采用模拟元器件；所述伺服模块包括用于接收并放大物理系统输出的量子鉴频信号的前置放大电路、用 于信号选频的选频放大电路、以及用于进行鉴相的陷波鉴相电路，所述前置放大电路、所述 选频放大电路、所述陷波鉴相电路依次电连接，所述前置放大电路、所述选频放大电路、所 述陷波鉴相电路采用模拟元器件。2.根据权利要求1所述的电子线路，其特征在于，所述前置放大电路包括运算放大器 A1、运算放大器A2、运算放大器A3、电阻R1?R8、以及可变电阻Rk;输入信号电位低的一端通 过电阻R1与所述运算放大器A1的同相输入端相连，输入信号电位高的一端通过电阻R2与所 述运算放大器A2的同相输入端相连;所述运算放大器A1的反相输入端通过所述可变电阻Rk 与所述运算放大器A2的反相输入端相连;所述运算放大器A1的反相输入端通过电阻R3与 所述运算放大器A1的输出端相连，所述运算放大器A1的输出端通过电阻R5与所述运算放大 器A3的反相输入端相连;所述运算放大器A2的反相输入端通过电阻R4与所述运算放大器A2 的输出端相连，所述运算放大器A2的输出端通过电阻R6与所述运算放大器A3的同相输入端 相连;所述运算放大器A3的反相输入端通过电阻R7与所述运算放大器A3的输出端相连；电 阻R8的一端接所述运算放大器A3的同相输入端，电阻R8的另一端接地。3.根据权利要求1所述的电子线路，其特征在于，所述选频放大电路包括运算放大器 A4、运算放大器A5、电阻R9?R14、以及电容C1?C4;所述前置放大电路的输出端通过电阻R9 与所述运算放大器A4的同相输入端相连;电容C1的一端接电阻R10的一端，电容C1的另一端 接地，电阻R10的另一端与所述运算放大器A4的反相输入端相连；电阻R11与电容C2并联，电 阻R11的一端与所述运算放大器A4的反相输入端相连，电阻R11的另一端与所述运算放大器 A4的输出端相连;所述运算放大器A4的输出端通过所述电阻R12与所述运算放大器A5的反 相输入端相连；电容C3的一端与电阻R13的一端相连，电容C3的另一端接地，电阻R13的另一端与所述运算放大器A5的反相输入端相连；电阻R14与电容C4并联，电阻R14的一端与所述运算放大器A5的反相输入端相连，电阻R14的另一端与所述运算放大器A5的输出端相连。4.根据权利要求1所述的电子线路，其特征在于，所述陷波鉴相电路包括运算放大器A6、同步鉴相芯片、电容C5?C8、以及电阻Rl5?R21 ；所述选频放大电路的输出端、电容C5、电容C6、电容C7、电容C8、所述运算放大器A6的反相输入端依次相连；电容C5与电容C6的连接点与电阻Rl5的一端相连，电阻Rl5的另一端与所述运算放大器A6的反相输入端相连；电容C5与电容C6的连接点与电阻R16的一端相连，电阻R16的另一端接地；电容C6与电容C7的连接点与电阻Rl 7的一端相连，电阻Rl 7的另一端接地；电容C7与电容C8的连接点与电阻Rl8的一端相连，电阻R18的另一端接地;所述运算放大器A6的同相输入端通过电阻R19和电阻R21与所述运算放大器A6的输出端相连，所述运算放大器A6的输出端与所述同步鉴相芯片的一个输入端相连；电阻Rl9与电阻R21的连接点与电阻R20的一端相连，电阻R20的另一端接地。5.根据权利要求1-4任一项所述的电子线路，其特征在于，所述电子线路还包括:用于接收所述压控晶振经过纠偏电压作用后的输出频率，并对所述输出频率分频，得到用户需要的频率值的输出模块，所述输出模块与所述压控晶振电连接。6.根据权利要求5所述的电子线路，其特征在于，所述输出模块包括依次连接的分频器、正弦波输出单元和逻辑门电路TTL信号输出单元，所述分频器用于对所述压控晶振输出频率进行分频，所述正弦波输出单元用于将所述分频后的输出频率以正弦波形式输出，所述逻辑门电路TTL信号输出单元用于将正弦波形式的输出频率转化为TTL信号输出。7.根据权利要求6所述的电子线路，其特征在于，所述分频器为四分频电路。8.根据权利要求6所述的电子线路，其特征在于，所述TTL信号输出单元包括电阻R22、电阻R23、电阻R31、电阻R32、电阻R41、电阻R42、电阻R51、电容(:11、电容(:12、电容(:13和运算放大器A7，所述电阻R22、所述电容C11、所述电阻R23依次串联且连至所述运算放大器A7的同相输入端，所述电容C13、所述电阻R31串联且连至所述运算放大器A7的同相输入端，所述电阻R32的一端连至所述运算放大器A7的同相输入端，所述电阻R41—端连至所述运算放大器A7的反相输入端，所述电阻R41另一端连接在所述电阻R31和所述电容C13之间，所述电阻R51连接在所述电阻R31和所述电容C13之间，所述电容C12和所述电阻R42均连接在所述运算放大器A7的反相输入端，所述正弦波输出单元的输出端连接在所述电阻R22和所述电容Cll之间，所述运算放大器A7的输出端用于输出TTL信号，所述电阻R22、所述电阻R32、所述电容Cl 2、所述电阻R42、所述电容Cl 3的一端接地，所述电阻R51的一端接5V电源。
【文档编号】H03L7/26GK205622623SQ201620096081
【公开日】2016年10月5日
【申请日】2016年1月29日
【发明人】漆为民
【申请人】江汉大学