缓冲电路和led驱动电路的制作方法
【专利摘要】本实用新型提供了一种缓冲电路和LED驱动电路，其中，缓冲电路包括检测控制电路、第一控制开关以及阻尼元件；阻尼元件串联在整流后的输入回路中；检测控制电路与整流后的输入回路连接，获取整流后的输入回路中的输入电压并将输入电压与预设的阈值电压进行比较，当输入电压高于阈值电压时，检测控制电路延时输出第一控制信号；第一控制开关分别与阻尼元件和检测控制电路连接，第一控制开关基于第一控制信号将阻尼元件短路。本实用新型的LED驱动电路包括该缓冲电路。本实用新型的缓冲电路和LED驱动电路，能够较好地对电路中产生的浪涌电流进行缓冲，功耗低而且效率高。
【专利说明】
缓冲电路和LED驱动电路
技术领域
[0001]本实用新型涉及电子电路技术领域，特别涉及一种缓冲电路和LED驱动电路。
【背景技术】
[0002]目前，由于LED灯比传统的荧光灯和白炽灯节能环保，所以LED灯正在逐渐替换传统的荧光灯和白炽灯。在带有可控硅调光器的白炽灯系统中，也同样可以采用LED灯来替换，其结构参见图1。但是，由于可控硅在导通时，其输出端电压会有大的电压变化率(dv/dt)，导致在输入端产生较大的浪涌电流。此浪涌电流幅值较高，持续时间短，极易造成可控硅的误关断，影响LED驱动电路的稳定工作，从而使LED灯产生闪烁。其输入电流iin和输入经过整流后的电压波形。如图2a和图2b所示。
[0003]为了降低浪涌电流的峰值，并且降低输入电流下降时的电流变化率，需要在整流桥后串入缓冲电路。
[0004]如图3所示，传统的缓冲电路是直接在整流桥后串入电阻RlO，其输入电流iin、输入经过整流后的电压波形vre。和电阻RlO上的电压波形如图4所示。该电阻在可控硅切入时，可以有效降低输入端的浪涌电流，防止可控硅调光器误关断，使LED驱动电路稳定工作，进而避免LED产生闪烁。但是输入电流持续流过电阻RlO，导致RlO上一直有功耗，该功耗大大降低了系统的效率。
【实用新型内容】
[0005]为克服传统的缓冲电路损耗大、系统效率低导致缓冲效果不理想的技术问题，本实用新型提供一种缓冲电路和LED驱动电路。
[0006]本实用新型提供的缓冲电路，包括检测控制电路、第一控制开关以及阻尼元件；
[0007]所述阻尼元件，串联在整流后的输入回路中；
[0008]所述检测控制电路，与所述整流后的输入回路连接，获取所述整流后的输入回路中的输入电压并将所述输入电压与预设的阈值电压进行比较，当所述输入电压高于所述阈值电压时，所述检测控制电路延时输出第一控制信号；
[0009]所述第一控制开关，分别与所述阻尼元件和所述检测控制电路连接，所述第一控制开关基于所述第一控制信号将所述阻尼元件短路。
[0010]作为一种可实施方式，所述检测控制电路的输出端通过电容与所述整流后的输入回路连接。
[0011 ]作为一种可实施方式，所述第一控制开关为晶体管。
[0012]作为一种可实施方式，所述检测控制电路包括输入电压采样电路、第一比较器、延时电路、逻辑电路以及驱动电路；
[0013]所述输入电压采样电路，连接所述整流后的输入回路，对所述输入电压进行采样；
[0014]所述第一比较器，其第一输入端连接所述输入电压采样电路的输出端，第二输入端连接第一参考电压，输出端依次连接所述延时电路、逻辑电路以及驱动电路；
[0015]当所述输入电压采样电路获取的采样电压高于所述第一参考电压时，所述第一比较器输出第一比较信号经所述延时电路延时后到达所述逻辑电路，所述逻辑电路根据所述第一比较信号输出所述第一控制信号，控制所述第一控制开关将所述阻尼元件短路。
[0016]作为一种可实施方式，所述第一比较器的输出端还与所述逻辑电路连接；
[0017]当所述输入电压采样电路获取的采样电压低于或等于所述第一参考电压时，所述第一比较器直接向所述逻辑电路输出第二比较信号，所述逻辑电路根据所述第二比较信号输出第二控制信号，控制所述第一控制开关关断，将所述阻尼元件切入所述整流后的输入回路中。
[0018]作为一种可实施方式，所述输入电压米样电路包括第一米样电阻和第二米样电阻；
[0019]所述第一采样电阻与所述第二采样电阻串联，所述第一采样电阻的第一连接端连接所述整流后的输入回路，所述第一采样电阻的第二连接端通过所述第二采样电阻接地。
[0020]作为一种可实施方式，所述输入电压采样电路还包括晶体管；
[0021]所述晶体管，其源极连接所述整流后的输入回路，漏极与所述第一采样电阻的第一连接端连接，栅极连接所述第二采样电阻的接地端。
[0022]作为一种可实施方式，所述延时电路包括电压源、电流源、电阻、第二比较器、电容以及第二控制开关；
[0023]所述电压源通过所述电阻接地；
[0024]所述电流源的输出端通过所述电容接地，所述电流源的大小由所述电压源的输出电流控制；
[0025]所述第二比较器，其第一输入端连接所述电流源的输出端，第二输入端连接第二参考电压，输出端连接所述逻辑电路；
[0026]所述开关与所述电容并联，所述开关的控制端连接所述第一比较器的输出端；
[0027]当所述开关的控制端接收到所述第一比较器输出的所述第一比较信号时，所述开关断开，所述电流源对所述电容充电，当所述电容上的电压达到所述第二参考电压时，所述第二比较器输出延时信号至所述逻辑电路。
[0028]作为一种可实施方式，所述驱动电路为电流源驱动电路、或电压源串联电阻驱动电路。
[0029 ] 相应地，本实用新型还提供一种LED驱动电路，包括可控硅调光器、整流电路、滤波电路以及LED驱动器，所述整流电路、滤波电路以及LED驱动器依次并联，构成输入回路，所述调光器串联在所述输入回路的输入端，还包括上述任一项所述的缓冲电路。
[0030]本实用新型相比于现有技术的有益效果在于:
[0031]本实用新型提供的缓冲电路，通过在整流后的输入回路中串联阻尼元件，对可控硅导通时在输入回路中产生的浪涌电流进行缓冲;进而根据浪涌电流幅值较高的特点，设置了检测控制电路，以获取整流后的输入回路中的输入电压并将输入电压与预设的阈值电压进行比较，当输入电压高于该阈值电压时，即可判断此时输入回路中产生了浪涌电流，此时串联在输入回路中的阻尼元件较好地起到了缓冲的作用；更进一步，根据浪涌电流持续时间短的特性，本实用新型设置该检测控制电路延时输出第一控制信号，第一控制开关基于检测控制电路输出的第一控制信号将阻尼元件短路。延时时间可根据具体电路的浪涌电流发生的时长进行设置，即大于浪涌电流发生时长，从而实现在浪涌电流结束后自动将阻尼元件短路，从输入回路中切除，以减小功耗。本实用新型提供的LED驱动电路包括该缓冲电路，结构简单。
[0032]本实用新型的缓冲电路和LED驱动电路，在浪涌电流发生时能够较好地对电路中产生的浪涌电流进行缓冲，在浪涌电流发生后能够自动将阻尼元件或者缓冲器件从输入回路中短路，从而大大降低了功耗，提升了系统工作效率。
【附图说明】
[0033]图1为【背景技术】中具有可控硅调光器的LED驱动电路的结构示意图；
[0034]图2a为图1所示的LED驱动电路的经过整流后的输入电流1^的波形示意图；
[0035]图2b为图1所示的LED驱动电路的经过整流后的电压Vra。的波形示意图；
[0036]图3为【背景技术】中具有单电阻缓冲电路的LED驱动电路的结构示意图；
[0037]图4为图3所示的LED驱动电路的输入电流iin、经过整流后的电压vrec以及电阻R1上的电压的波形示意图；
[0038]图5为本实用新型一实施例提供的缓冲电路和LED驱动电路的结构不意图；
[0039]图6为图5所示的LED驱动电路的输入电流iin和经过整流后的电压Vre3。、第一控制开关M20的GATE端和DRAIN端的波形示意图；
[0040]图7为图5所示的LED驱动电路中的检测控制电路以及输入电压采样电路的一实施例的结构示意图；
[0041]图8为图5所示的LED驱动电路中的输入电压采样电路的另一实施例的结构示意图；
[0042]图9为图7和图8所不的LED驱动电路中的延时电路的一实施例的结构不意图。
【具体实施方式】
[0043]以下结合附图，对本实用新型上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的部分实施例，而不是全部实施例。
[0044]本实用新型实施例提供了一种缓冲电路，用于对具有可控硅调光器的LED驱动电路的输入电压进行缓冲，具体电路结构如下:
[0045]参见图5，可控硅调光器100串联在整流桥200的输入端，整流桥200依次与电容ClO以及LED驱动器300并联，组成输入回路。
[0046]本实施例提供的缓冲电路设置在整流桥200后，包括检测控制电路400、第一控制开关M20以及阻尼元件R10。其中，阻尼元件RlO串联在整流后的输入回路中。检测控制电路400与整流后的输入回路连接，用于获取整流后的输入回路中的输入电压并将输入电压与预设的阈值电压进行比较，当输入电压高于阈值电压时，检测控制电路400延时输出第一控制信号。第一控制开关M20分别与阻尼元件RlO和检测控制电路400连接，第一控制开关M20基于检测控制电路400输出的第一控制信号将阻尼元件RlO短路。
[0047]本实用新型通过在整流后的输入回路中串联阻尼元件，对可控硅导通时在输入回路中产生的浪涌电流进行缓冲;进而根据浪涌电流幅值较高的特点，设置了检测控制电路，以获取整流后的输入回路中的输入电压并将输入电压与预设的阈值电压进行比较，当输入电压高于该阈值电压时，即可判断此时输入回路中产生了浪涌电流，此时串联在输入回路中的阻尼元件较好地起到了缓冲的作用;更进一步，根据浪涌电流持续时间短的特性，本实用新型设置该检测控制电路延时输出第一控制信号，第一控制开关基于检测控制电路输出的第一控制信号将阻尼元件短路。具体的延时时间可根据具体电路的浪涌电流发生的时长进行设置，即大于浪涌电流发生时长，从而实现在浪涌电流结束后自动将阻尼元件短路，从输入回路中切除，以减小功耗。
[0048]本实用新型提供的缓冲电路，结构简单，其在浪涌电流发生时能够较好地对电路中产生的浪涌电流进行缓冲，在浪涌电流发生后能够自动将阻尼元件从输入回路中短路，从而大大降低了阻尼元件的功耗，提升了系统工作效率。
[0049]上述阻尼元件主要用于对输入回路中的浪涌电流进行缓冲，其可以是串联在输入回路中的一个或多个电阻，也可以是其他形式的等效电路或器件。第一控制开关可以为晶体管，例如匪OS管、PMOS管、CMOS管、NPN管等，图示中均以MOS管为例示出。本实施例中采用电阻作为阻尼元件，采用晶体管作为第一控制开关，可方便的实现上述控制功能，结构简单，成本低。
[0050]继续参见图5，作为一种可实施方式，检测控制电路400的输入端(即VIN)接Vrec，输出端(即GATE)接第一控制开关M20。当检测控制电路400检测到VIN电压低于阈值电压时，则GATE输出低电平，使第一控制开关M20关断；当检测控制电路400检测到Vrec高于阈值电压时，则延迟一定时间后，GATE输出高电平，使第一控制开关M20导通，将缓冲电阻RlO短路。[0051 ]输入电流iin、输入经过整流后的电压波形Vrec、第一控制开关M20的GATE端波形和DRAIN端波形如图6所示，可见，精确的延迟时间控制技术可以保证此方案具有良好的输入电压范围兼容性。
[0052]本实施例中的检测控制电路400的GATE端驱动速度快，开关损耗小。且在第一控制开关M20导通时，检测控制电路400的GATE电压稳定在使其能完全导通的一个固定电压，如12V，使得第一控制开关M20的导通损耗也更小。所以，采用本实施例提供的而缓冲电路，在保证系统可靠稳定工作的基础上，大大提高了系统效率。
[0053]进一步地，作为一种可实施方式，继续参见图1，检测控制电路400的输出端还可以连接电容C30，通过电容C30与整流后的输入回路连接。电容C30的设置，使得检测控制电路400的GATE端的信号上升需要一定的时间，这样可以减小阻抗变化引起的输入电流震荡，使系统工作更加稳定。
[0054]具体地，参见图7，检测控制电路400可以包括输入电压采样电路410、第一比较器420、延时电路430、逻辑电路440以及驱动电路450。其中，输入电压采样电路410连接整流后的输入回路，以对输入电压进行采样;第一比较器420的第一输入端连接输入电压采样电路410的输出端，第二输入端连接第一参考电压VREFl，输出端依次连接延时电路430、逻辑电路440以及驱动电路450;当输入电压采样电路410获取的采样电压高于第一参考电压时，第一比较器420输出第一比较信号经延时电路430延时后到达逻辑电路440，逻辑电路440根据第一比较信号输出第一控制信号，控制第一控制开关将阻尼元件短路。
[0055]进一步地，第一比较器420的输出端还与逻辑电路440连接，当输入电压采样电路410获取的采样电压低于或等于第一参考电压VREFl时，第一比较器420直接向逻辑电路440输出第二比较信号，逻辑电路440根据第二比较信号输出第二控制信号，控制第一控制开关关断，将阻尼元件切入整流后的输入回路中。
[0056]例如，当输入电压采样电路410的输出端电压比第一参考电压VREFl小时，延时电路430不对逻辑电路440产生影响，且逻辑电路440控制驱动电路450输出低电平，使外部的第一控制开关关断；当输入采样电路420的输出端电压比第一参考电压VREFl大时，延时电路430将第一比较器420的输出信号延迟一定时间后发送到逻辑电路440，逻辑电路440控制驱动电路450输出高电平，使外部的第一控制开关导通。
[0057]继续参见图7，为了使驱动信号GATE的上升沿有一定的时间，驱动电路450可以采用电流源驱动的方式，也可以采用电压源和电阻串联的方式对外部第一控制开关进行驱动。
[0058]输入电压采样电路410可以采用分压电阻的形式，如图7所示。由于输入VIN端是几百伏的高压，而第一比较器420的输入一般都为5V以下的电压，则电阻R40的阻值会远大于电阻R41的阻值;且如果检测控制电路做在芯片内部，则电阻R40需要采用高压电阻，电阻R41为低压电阻，电阻之间的匹配会比较差，从而影响电压检测的精度。
[0059]鉴于此，如图8所述，本实用新型的另一实施例在VIN端和采样电阻R50和R51之间串入晶体管。优选结型场效应晶体管(简称JFET)，具有控制及线路简单、效率高等优点，如图中的JFET M50，JFET的源极电压近似为VIN端电压在JFET的夹断电压削顶。比如，该JFET夹断电压为20V，则当VIN端电压小于20V时，JFET的源极电压基本为VIN;当VIN电压大于等于20V时，JFET的源极电压为20V。因此，可以选择夹断电压高于VIN端的阈值电压，采用相同种类并且阻值大小类似的电阻，以提高电阻之间的匹配，进一步提升电压检测的精度。
[0060]作为一种可实施方式，延时电路包括电压源、电流源、电阻、第二比较器、电容以及第二控制开关;电压源通过电阻接地，电流源的大小由电压源的输出电流控制；电流源的输出端通过电容接地;第二比较器，其第一输入端连接电流源的输出端，第二输入端连接第二参考电压，输出端连接逻辑电路;开关与电容并联，开关的控制端连接第一比较器的输出端。当开关的控制端接收到第一比较器输出的第一比较信号时，开关断开，电流源对电容充电，当电容上的电压达到第二参考电压时，第二比较器输出延时信号至逻辑电路。
[0061 ] 参见图7和图9，本实用新型另一实施例提供的延时电路430中，可以通过电阻R20调节延时时间。电压源V60为一固定电压，其外接一电阻R20到地，电流源160为一电流控制的电流源，其大小由电压源V60的电流i60控制，160的大小和i60的大小成正比。开关K60的控制端为延时电路430的输入端，与第一比较器420连接，第二比较器的输出端连接逻辑电路440。
[0062]当输入电压采样电路410的输出端电压低于或等于第一参考电压VREFl时，第一比较器420输出第二比较信号，此时第二控制开关K60导通，第二比较器U60输出为正。
[0063]当输入电压米样电路410的输出端电压大于第一参考电压VREFl时，第一比较器420翻转输出第二比较信号，开关K60关断，电流控制的电流源160对电容C60充电，当电容C60上电压达到第二参考电压VREF2时，第二比较器U60的输出翻转，由正变为0，输出到逻辑电路440，使外部的第一控制开关导通。因此，可以通过设置电阻R20的大小来调节延时时间。电阻R20越大，则延时越长;电阻R20越小，则延时越短。
[0064]相应地，本实用新型实施例还提供了一种LED驱动电路，包括可控硅调光器100、整流桥200、滤波电路以及LED驱动器300，还包括上述实施例记载的缓冲电路，具体结构参见图5，此处不再冗述。
[0065]利用本实施例提供的LED驱动电路，可以实现在浪涌电流发生时较好地对电路中产生的浪涌电流进行缓冲，在浪涌电流发生后自动将缓冲器件从输入回路中短路，以降低功耗，大大提升了系统工作效率。
[0066]以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种缓冲电路，其特征在于，包括检测控制电路、第一控制开关以及阻尼元件； 所述阻尼元件，串联在整流后的输入回路中； 所述检测控制电路，与所述整流后的输入回路连接，获取所述整流后的输入回路中的输入电压并将所述输入电压与预设的阈值电压进行比较，当所述输入电压高于所述阈值电压时，所述检测控制电路延时输出第一控制信号； 所述第一控制开关，分别与所述阻尼元件和所述检测控制电路连接，所述第一控制开关基于所述第一控制信号将所述阻尼元件短路。2.根据权利要求1所述的缓冲电路，其特征在于，所述检测控制电路的输出端通过电容与所述整流后的输入回路连接。3.根据权利要求1所述的缓冲电路，其特征在于，所述第一控制开关为晶体管。4.根据权利要求1至3任一项所述的缓冲电路，其特征在于，所述检测控制电路包括输入电压采样电路、第一比较器、延时电路、逻辑电路以及驱动电路； 所述输入电压采样电路，连接所述整流后的输入回路，对所述输入电压进行采样； 所述第一比较器，其第一输入端连接所述输入电压采样电路的输出端，第二输入端连接第一参考电压，输出端依次连接所述延时电路、逻辑电路以及驱动电路； 当所述输入电压采样电路获取的采样电压高于所述第一参考电压时，所述第一比较器输出第一比较信号经所述延时电路延时后到达所述逻辑电路，所述逻辑电路根据所述第一比较信号输出所述第一控制信号，控制所述第一控制开关将所述阻尼元件短路。5.根据权利要求4所述的缓冲电路，其特征在于，所述第一比较器的输出端还与所述逻辑电路连接； 当所述输入电压采样电路获取的采样电压低于或等于所述第一参考电压时，所述第一比较器直接向所述逻辑电路输出第二比较信号，所述逻辑电路根据所述第二比较信号输出第二控制信号，控制所述第一控制开关关断，将所述阻尼元件切入所述整流后的输入回路中。6.根据权利要求4所述的缓冲电路，其特征在于，所述输入电压采样电路包括第一采样电阻和第二采样电阻； 所述第一采样电阻与所述第二采样电阻串联，所述第一采样电阻的第一连接端连接所述整流后的输入回路，所述第一采样电阻的第二连接端通过所述第二采样电阻接地。7.根据权利要求6所述的缓冲电路，其特征在于，所述输入电压采样电路还包括晶体管； 所述晶体管，其源极连接所述整流后的输入回路，漏极与所述第一采样电阻的第一连接端连接，栅极连接所述第二采样电阻的接地端。8.根据权利要求4所述的缓冲电路，其特征在于，所述延时电路包括电压源、电流源、电阻、第二比较器、电容以及第二控制开关； 所述电压源通过所述电阻接地； 所述电流源的输出端通过所述电容接地，所述电流源的大小由所述电压源的输出电流控制； 所述第二比较器，其第一输入端连接所述电流源的输出端，第二输入端连接第二参考电压，输出端连接所述逻辑电路； 所述开关与所述电容并联，所述开关的控制端连接所述第一比较器的输出端； 当所述开关的控制端接收到所述第一比较器输出的所述第一比较信号时，所述开关断开，所述电流源对所述电容充电，当所述电容上的电压达到所述第二参考电压时，所述第二比较器输出延时信号至所述逻辑电路。9.根据权利要求4所述的缓冲电路，其特征在于，所述驱动电路为电流源驱动电路、或电压源驱动电路。10.—种LED驱动电路，包括可控硅调光器、整流电路、滤波电路以及LED驱动器，所述整流电路、滤波电路以及LED驱动器依次并联，构成输入回路，所述调光器串联在所述输入回路的输入端，其特征在于，还包括上述权利要求1至8任一项所述的缓冲电路。
【文档编号】H05B33/08GK205622936SQ201620398856
【公开日】2016年10月5日
【申请日】2016年5月5日
【发明人】刘国强, 白浪, 黄必亮, 任远程, 周逊伟
【申请人】杰华特微电子（杭州）有限公司