一种基于谐波失真减小的网络滤波装置的制造方法
【专利摘要】一种基于谐波失真减小的网络滤波装置，本实用新型涉及信号处理技术领域，其旨在解决现有技术存在谐波失真，工作频率受限，信号处理速度低，共模低频噪声强且通用性低下等技术问题。本实用新型主要包括第一处理模块，用于占空比检测和电荷泄放控制，接收预加重信号，其中包括频率匹配编程模块、分段式编程电流源和检测编程模块；网络滤波模块，用于高频信号隔离和低频信号滤波，接收第一处理模块输出的饱和延时信号，其中包括低频信号抑制电路结构和电荷泄放电路结构；第二处理模块，用于高频信号调制，接收网络滤波模块输出的高频信号，其中包括1个多路复用器。本实用新型用于大规模高频信息处理设备的外围接口芯片。
【专利说明】
一种基于谐波失真减小的网络滤波装置
技术领域
[0001]本实用新型涉及信号处理技术领域，具体涉及一种基于谐波失真减小的网络滤波
目.0
【背景技术】
[0002]目前，现有网络滤波电路仅仅是简单的电感器件，当在不同应用场景时，其存在很多问题。本质上地，仅仅使用电感器件，会极大局限其最高工作频率；由于通讯接收系统的多种类型，其输入信号没有经过任何处理，需要占用中央处理设备大量资源进行信号处理；输入信号占空比完全由输入信号自身决定，处理缺乏效率;对于预加重信号，其主要信息均在高频部分，而现有网络滤波设备存在大量的共模、低频噪声，会淹没输入信号的有用信息;此外，现有技术缺乏对有储荷元件的电荷泄放，并且还存在由寄生电容或非线性电容引起的谐波失真，堆积后引起频谱线上的有用信息淹没，其系统噪声强。
【发明内容】
[0003]针对上述现有技术，本实用新型目的在于提供一种基于谐波失真减小的网络滤波装置，其旨在解决现有技术存在谐波失真，工作频率受限，信号处理速度低，共模低频噪声强且通用性低下等技术问题。
[0004]为达到上述目的，本实用新型采用的技术方案如下:
[0005]—种基于谐波失真减小的网络滤波装置，包括预加重信号，还包括，第一处理模块，用于占空比检测和电荷泄放控制，接收预加重信号，其中包括频率匹配编程模块、分段式编程电流源和检测编程模块;网络滤波模块，用于高频信号隔离和低频信号滤波，接收第一处理模块输出的饱和延时信号，其中包括低频信号抑制电路结构和电荷泄放电路结构；第二处理模块，用于高频信号调制，接收网络滤波模块输出的高频信号，其中包括I个多路复用器。
[0006]上述方案中，所述的电荷泄放电路结构，其中包括场效应管，场效应管的漏极连接有电容和齐纳二极管的低电极且其源极连接有二极管的低电极;场效应管还分别通过二极管、电容和齐纳二极管接地且其源极通过电阻接地，该电阻阻值很小，图中被等效为直线。补偿寄生结电容的电压变化和稳定触发泄放输出，从而不会引入泄放所带来的噪声。
[0007]上述方案中，所述的频率匹配编程模块，包括第一缓冲寄存器和第二缓冲寄存器，均接收预加重信号；编程延时器，连接第一缓冲寄存器;编程延时器、第一缓冲寄存器和第二缓冲寄存器，共同驱动饱和延时信号为预加重信号的两倍频率。
[0008]上述方案中，所述的分段式编程电流源，包括高五位电流源阵列，另设置依次连接的第一寄存器、第一译码器和第一锁存器与高五位电流源阵列连接；中四位电流源阵列，另设置依次连接的第二寄存器、第二译码器和第二锁存器与中四位电流源阵列连接;低五位电流源阵列，另设置依次连接的第三寄存器、延时电路和第三锁存器与低五位电流源阵列连接;参考电压源，它分别与高五位电流源阵列、中四位电流源阵列和低五位电流源阵列连接，参考电压源为高五位电流源阵列、中四位电流源阵列和低五位电流源阵列提供基准电压。
[0009]上述方案中，所述的检测编程模块，包括与低频信号抑制电路结构连接的D触发器，D触发器连接有编程计数器。
[0010]上述方案中，所述的D触发器，可以包括时钟模块、主从级DICE锁存器模块、输出模块。主从级DICE锁存器模块包括主级模块和从级模块，从级模块包括第一至第四从节点，从节点为单粒子敏感节点，从节点依次逻辑相邻。其中主从级DICE锁存器模块根据从所述时钟模块输出的时钟信号和接收的外部数据信号，向输出模块输出相应的数据信号。所述的D触发器，还可以包括保护带，保护带包括PMOS管保护带、匪OS管保护带。PMOS管保护带由P+有源构成，NMOS管保护带由N+有源构成，单粒子敏感节点之间都设置有保护带。保护带的宽度采用设计规则中的有源最小宽度。
[0011]与现有技术相比，本实用新型的有益效果:提高工作频率，补偿寄生电容且降低谐波失真；显著地抑制共模、低频噪声；提供实时输出反馈脉冲计数检测；不仅对隔离器件进行电荷泄放，还对用于抑制低频噪声的电容进行泄放;最终输出的具有编码的信号可直接连接中央处理设备的模数转换器，为下位处理设备节约资源，有利于大规模处理高频信号，提升系统的工作效率。
【附图说明】
[0012]图1为本实用新型的电路原理图。
【具体实施方式】
[0013]本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0014]下面结合附图对本实用新型做进一步说明:
[0015]实施例1
[0016]预加重信号Signall，输入至第一处理模块的缓冲寄存器Ul和缓冲寄存器U2，通过编程延时器U3，按照预加重信号Signall的占空比设置缓冲寄存器Ul输出信号的延时;频率匹配编程模块输出信号至网络滤波模块FILTER的隔离耦合器Tl 一次绕组，其二次绕组低频信号抑制电路结构，具体为其二次绕组并联有相互串联的电容Cl和电容C2，并且其二次绕组还串联又电容C3、电感LI和电容C4;电感LI的两端分别连接有电容C7和电容C6，网络滤波模块FILTER的输出信号通过电容C6和电容C7被第二处理模块的多路复用器MUXl接收，从而获得编码后的调制高频信号；第一处理模块符合现场可编程门阵列器件FPGA的架构，第二处理模块可适用专用集成ASIC。隔离耦合器Tl的一次绕组还连接有场效应管Ql，二次绕组还连接有场效应管Q2，场效应管Ql和场效应管Q2均受控于分段式编程电流源11，分段式编程电流源Il通过负载电阻Rl连接场效应管Ql和场效应管Q2的栅极；电容C6和电容C7分别连接有场效应管Q3和场效应管Q4，场效应管Q3和场效应管Q4均受控于处理模块ASIC，分段式编程电流源I1、处理模块ASIC的电压源端Val +、场效应管Ql、场效应管Q2、场效应管Q3和场效应管Q4构成电荷泄放电路结构。检测编程模块通过电容C5连接电容Cl和电容C2，获得反馈信号，该信号输入至D触发器U7，通过场效应管Q9连接施密特触发器U9，施密特触发器U9输出端接有反相器U12，反相器U12输出至或门U11的输入端口，或门U11的输入端口还连接D触发器U7的?Q端且其输出端连接编程计数器，该结构根据设定的频率利用单稳态原理定时控制分别检测高频和低频信号;根据检测出的信号经过电路逻辑后，使得电路工作在一定时钟频率范围内的信号频率低于低频设定或高于高频设定频率的信号都将通过该检测模块，从而触发分段式编程电流源Il进行复位操作和泄放电荷操作，D触发器U7的基准时钟根据需要检测的信号选用外部时钟CLOCK_B。
[0017]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何属于本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。
【主权项】
1.一种基于谐波失真减小的网络滤波装置，包括预加重信号，其特征在于，还包括， 第一处理模块，用于占空比检测和电荷泄放控制，接收预加重信号，其中包括频率匹配编程模块、分段式编程电流源和检测编程模块； 网络滤波模块，用于高频信号隔离和低频信号滤波，接收第一处理模块输出的饱和延时信号，其中包括低频信号抑制电路结构和电荷泄放电路结构； 第二处理模块，用于高频信号调制，接收网络滤波模块输出的高频信号，其中包括一个多路复用器； 所述的电荷泄放电路结构，其中包括场效应管，场效应管的漏极连接有电容和齐纳二极管且其源极连接有二极管。2.根据权利要求1所述的一种基于谐波失真减小的网络滤波装置，其特征在于，所述的频率匹配编程模块，包括 第一缓冲寄存器和第二缓冲寄存器，均接收预加重信号； 编程延时器，连接第一缓冲寄存器;编程延时器、第一缓冲寄存器和第二缓冲寄存器，共同驱动饱和延时信号频率为预加重信号频率的两倍频率。3.根据权利要求1所述的一种基于谐波失真减小的网络滤波装置，其特征在于，所述的分段式编程电流源，包括 高五位电流源阵列，另设置依次连接的第一寄存器、第一译码器和第一锁存器与高五位电流源阵列连接； 中四位电流源阵列，另设置依次连接的第二寄存器、第二译码器和第二锁存器与中四位电流源阵列连接； 低五位电流源阵列，另设置依次连接的第三寄存器、延时电路和第三锁存器与低五位电流源阵列连接； 参考电压源，它分别与高五位电流源阵列、中四位电流源阵列和低五位电流源阵列连接，参考电压源为高五位电流源阵列、中四位电流源阵列和低五位电流源阵列提供基准电压。4.根据权利要求1所述的一种基于谐波失真减小的网络滤波装置，其特征在于，所述的检测编程模块，包括与低频信号抑制电路结构连接的D触发器，D触发器连接有编程计数器。
【文档编号】H03H17/02GK205647463SQ201620521141
【公开日】2016年10月12日
【申请日】2016年5月31日
【发明人】欧飞
【申请人】绵阳市致勤电子科技有限公司